Электропривод постоянного тока

Электропривод постоянного тока

Иллюстрации

Показать все

Реферат

 

1. ЭЛЕКТРОПРИВОД ПОСТОЯННОГО ТОКА, содержащий электродвигатель постоянного тока с усилителем мощности , входом подключенным к регулятору скорости, один КЗ входов которого связан через масштабирования с цифроаналоговым преобразователем , a к другому входу подключен датчик скорости, соединенный с рабочим механизмом, связанным входом с электродвигателем постоянного тока, выходом - с цифровым датчиком координаты , отличающийся тем, что, с целью повышения быстродействия и точности останова рабоче- .го механизма, в него введены блок ограничения, три блока совпадения, два блока формирования кода, логический элемент НЕ, три сумматора, блок сравнения кодов, пять логических элементов И, блок задержки,.счетчик регистр, генератор импульсов, распределитель импульсов, логический элемент ИЛИ, три п-разрядных регистра сдвига, п-разрядный реверсивный счетчик-регистр сдвига, п цепей из последовательно соединенных дифференцирующей цепочки и одновибратора, два п-2-разрядных регистра сдвига и задатчик координаты, причем знаковые выходы задатчика координаты и цифрового датчика координаты подключены соответственно к командному входу первого блока формирования кода и через логический элемент НЕ ккомандному входу второго блока формирования кода, a их информационные выходы - к информационным входам соответственно первого и второго бло ков совпадения, выходы которых соединены с параллельными входами соответственно первого и второго n-2-разg рядных регистров сдвига, последовательные выходы которых подключены к информационным входам соответствующих блоков формирования кода, выходы которых подключены к первому сумматору, вьпсодом соединенному с последовательным входом первого п-разрядногр регистра сдвига, прямой и инверсный выходы знакового разряда которого подключены к первым входам соответственно первого и второго, Од третьего и четвертого логических элементов И, выходы первых двух из коСО торых соединены соответственно с вы читающим и суммирующим входами п-разрядного реверсивного счетчика-регщ; ра сдвига, выходы других двух - соответственно с единичным и нулевым входами знакового разряда регистра, последовательный выход п-разрядного реверсивного счетчика-регистра сдвига соединен с его же йоеледЬвaтельным входом и с первым входом второго сумматора , выход которого подключен к первому входу третьего сумматора и к последовательному входу второго

СОЮЗ GGBIETCHHX

WW

РЕСПУБЛИК др Н 02 P 5/00 фг 1, Р" ): <, 13 „,, 11

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3562896/24-07 (22) 05.03.83 (46) 30.06.84. Бюл. Ф 24 (72) В.В. Яснопольский, В.И. Попенко и А.В. Черный (71) Киевский институт автоматики им. XXV съезда КПСС (53) 612.316.718.05(088.8) (56) 1. Филатов А.С. Электропривод и автоматизация реверсивных станов холодной прокатки. M., "Иеталлургия", 1973, с. 280, рис. 144.

2. Авторское свидетельство СССР

В 482219, кл. В 21 В 37/00, 1970. (54)(57) 1. ЭЛЕКТРОПРИВОД ПОСТОЯННОГО

ТОКА, содержащий электродвигатель постоянного тока с усилителем мощности, входом подключенным к регулятору скорости, один из входов которого связан через блок масштабирования с цифроаналоговым преобразователем, а к другому входу подключен датчик скорости, соединенный с рабочим механизмом, связанным входом с электродвигателем постоянного тока, выходом — с цифровым датчиком координаты, отличающийся тем, что, с целью повышения быстродействия и точности останова рабоче. го механизма, в него введены блок ограничения, три.блока совпадения,. два блока формирования кода, логический элемент НЕ, три сумматора, блок сравнения кодов, пять логических элементов И, блок задержки, счетчик регистр,. генератор импульсов, распре" делитель импульсов, логический элемент ИЛИ, три и-разрядных регистра сдвига, и-разрядный реверсивный счетчик-регистр сдвига, n цепей иэ

Ъоследовательно соединенных дифферен,SU„„1100697 А цирующей цепочки и одновибратора, два и-2-разрядных регистра сдвига и задатчик координаты, причем знаковые выходы задатчика координаты и цифрового датчика координаты подключены соответственно к командному входу первого блока формирования кода и через логический элемент НЕ.— к командному входу второго блока формирования кода, а их информационные выходы — к информационным входам соответственно первого и второго бло ков совпадения, выходы которых соединены с параллельными входами соответственно первого и второго п-2-разрядных регистров сдвига, последова- Я тельные выходы которых подключены к информационным входам соответствующих блоков формирования кода, выходы которых подключены к первому сумматору, выходом соединенному с последовательными входом первого и-разрядного регистра сдвига, прямой и инверсный выходы знакового разряда которого подключены к первым входам {, ) соответственно первого и второго, третьего и четвертого логических .элементов И, выходы первых двух из которых соединены соответственно с вычитающим и суммирующим входамип-разрядного реверсивного счетчика-pervgpрз сдвига, выходы других двух — cooT ветственно с единичным и нулевым входами знакового разряда регистра, последовательный выход и-разряцного реверсивного счетчика-регистра сдвига соединен с его же последовательным входом и с первым входом второго сумматора, выход которого подключен к первому входу третьего сумматора и к последовательному входу второго

1 100 п-разрядного регистра сдвига, последовательный выход которого соединен с вторыми входами второго и третьего, сумматоров, выход последнего соединен с последовательным входом третьего n-разрядного регистра сдвига, параллельный выход которого вместе с параллельным выходом первого n-разрядного регистра сдвига подключен к блоку сравнения кодов, выход которого подключен к первому входу пятого логического элемента И, связанного через блок задержки с установочным входом распределителя импульсов, с вторыми входами первого и второго логических элементов И и со счетным входом счетчика, выход генератора импульсов соединен с переключающим входом распределителя импульсов, нулевой выход которого подключен к управляющим входам первого и.второго блоков совпадения и к установочным входам блоков формирования кода, выходы распределителя импульсов с первого по и-й через п цепей из последовательно соединенных дифференцирующей цепочки и одновибра697 тора подключены к и входам логического элемента ИЛИ, выход которого соединен с входами управления сдвигом и-2-разрядных регистров сдвига, и-разрядных регистров сдвига, и-разрядного реверсивного счетчика-регистра сдвига и с синхронизирующими входами блоков формирования кода, и+1-й выход распределителя импульсов подключен к второму входу пятого логического элемента И, a+2-й выход— к управляющим входам третьего и четвертого логических элементов И и третьего блока совпадения, и+3-й выход -. к установочным входам п-разрядного реверсивного счетчика-регистра сдвига, второго и-разрядного регистра сдвига и счетчика, выход которого подключен к информационному входу третьего блока совпадения, выход которого соединен с .входом-информационных разрядов регистра, выход которого через последовательно соединенные цифроаналоговый преобразователь, блок масштабирования и блок ограничения связан с вторым входом .регулятора скорости.

Изобретение относится к электротехнике и может быть использовано для координатного управления приводом, в частности электроприводом рабочих механизмов в машиностроении, приборостроении, металлургии.

Известна цифровая система автоматического останова стана, содержащая блоки измерений длины полосы и блок измерений скорости, подключенные к входам блока сравнения, выход кото- . рого через блок выходных преобразователей подключен к входу органа, управляющего скоростью стана. В процЕссе замедления блок сравнения контролирует одновременность появления сигналов, соответствующих некоторьи дискретным расчетным значениям скорости и длины полосы 1.13.

Недостатками системы являются возможные значительные отклонения процесса замедления от- равнозамедленного движения, оптимального в смысле быстродействия, и невысокая точность останова. Эти недостатки обусловлены дискретностью измерений (при фиксированных значениях числа витков

5 полосы на барабане моталки), а также релейным характером управления скоростью.

Наиболее близким к изобретению

О по технической сущности является электропривод постоянного тока, содержащий электродвигатель постоянного тока с усилителем мощности, входом подключенньм к регулятору скорости, один из входов которого связан через блок масштабирования с цифроаналоговым преобразователем, а к другому входу подключен датчик скорости, соединенный с рабочим механизмом, связанным входом с электродвигателем постоянного тока, выходом - с .цифровьм датчиком координаты 2 ).

Недостатками этого электропривода также являются возможные значительные

1100697 4 отклонения процесса замедления от оптимального в смысле быстродействия равнозамедленного движения и относительно невысокая точность останова.

Эти недостатки, обусловленные ограни- 5 ченной возможной точностью используемого аналогового нелинейного преобразователя, не позволяют. применять электропривод в случаях, когда требуется быстродействие и высокая точ- 10 ность останова рабочего механизма.

Цель изобретения — повышение быстродействия и точности останова рабочего механизма.

l5

Поставленная цель достигается тем, что в электропривод постоянного тока, содержащий электровдигатель постоянíorо тока с усилителем мощности, входом подключенным к регулятору скорости, один из входов которого связан через блок масштабирования с цифроаналоговым преобразователем, а к другому входу подключен датчик скорости, соединенный с рабочим механизмом, связанным входом с электродвигателем постоянного тока, выходом — с цифровым датчиком координаты, введены блок ограничения, три блока совпадения, два блока формирования

30 кода, логический элемент НЕ, три сумматора, блок сравнения кодов, пять логических элементов И, блок задержки, счетчик, регистр, генера-. тор импульсов, распределитель импульсов, логический элемент ИЛИ, три и-разрядных регистра сдвига, и-разрядный реверсивный.счетчик — регистр сдвига, н цепей из последовательно соединенных дифференцирующей цепочки и одновибратора, два и-2-разрядных регистра сдвига и задатчик координаты, причем знаковые выходы задатчика координаты и цифрового датчика коор- . динаты подключены соответственно к командному входу первого блока фор45 мирования кода и через логический .элемент НŠ— к командному входу второго блока формирования кода, а их информационные выходы - к информационным входам соответственно первого и второго блоков совпадения, выходы которых соединены с параллельными входами соответственно первого и второго и-2-разрядных регистров сдвига, последовательные выходы которых подключены к информационным входам соответствующих блоков форми- рования кода, выходы которых подключены к первому сумматору, выходам соединенному с последовательным входом первого и-разрядного регистра сдвига, прямой и инверсный выходы знакового разряда которого подключены к первым входам соответственно первого и второго, третьего и четвертого логических элементов И, выходы первых двух из которых соединены соответственно с вьлитающим и суммирующим входами и-разрядного реверсивного счетчика-регистра сдвига, выходы других двух - соответственно с единичным и нулевым входами знакового разряда регистра, последовательный выход и-разрядного счетчика-регистра сдвига соединен с его же последовательным входом и с нервым входом второго суьматора, выход которого подключен к первому входу третьего сумматора и к последовательному входу второго и-разрядного регистра сдвига, последовательный выход которого соединен с вторыми входами второго и третьего суммато- ров, выход последнего соединен с последовательньи входом третьего и-разрядного регистра сдвига, параллельный выход которого вместе с параллельным выходом первого и-разрядного регистра сдвига подключен к блоку сравнения кодов, выход которого подключен к первому входу пятого логического элемента И, связанного через блок задержки с установочным входом распределителя импульсов, с вторыми входами первого и второго логических элементов И и со счетным входом счетчика, выход генератора ймпульсов соединен с переключающим входом распределителя импульсов, нулевой выход которого подключен к I управляющим входам первого и второго блоков совпадения и к установочным входам блоков формирования кода, выходы распределителя импульсов с первого по и-й через а цепей из последовательно соединенных дифференцирующей цепочки и одновибратора Ф подключены к и входам логического элемента ИЛИ, выход которого соединен с входами управления сдвигом и-2-разрядных регистров сдвига, и-разрядных регистров сдвига, n-разрядного реверсивного счетчика-регистра сдвига и с синхронизирующими входами блоков формирования кода, n+1-й выход распределителя импульсов подключен к второму входу пятого логического элеS 1100697 мента И, и+2-й выход - к управляющим к входам третьего и четвертого логи- ф ческих элементов И и третьего блока н совпадения, n+3-й выход — к устано- с вочным входам и-разрядного реверсив- к ного счетчика-регистра сдвига, вто- р рого и-разрядного регистра сдвига и мт счетчика, выход которого подключен и к информационному входу третьего с блока совпадения, выход которого 1О р подключен к .информационному входу д третьего блока совпадения, выход ко- ф торого соединен с входом информа- п ционных разрядов регистра, выход вь которого через последовательно сое- 15 нь диненные цифроаналоговый преобразо- р ватель, блок масштабирования и блок вь ограничения связан с вторым входом и регулятора скорости. с

На фиг. 1 приведена функциональ- 2О т ная схема электропривода постоян- че ного тока; на фиг. 2 — схема блока дв формирования кода; на фиг. 3 — схе- и ма блока сравнения кодов. чи

Электропривод постоянного тока содержит электродвигатель 1 постоянного тока (фиг. 1) с усилителем мощности, входом подключенным к регулятору 2 скорости, один из входов ко30 торого связан через блок 3 масштабирования с цифроаналоговым преобразователем 4, а к другому входу подключен датчик 5 скорости, соединенный с рабочим механизмом 6, связанным входом с электродвигат ем 19 выхо- 35 дом — с цифровым датчиком 7 координаты. Электропривод также содержит блок 8 ограничения, три блока 9, 10 и 11 совпадения, два блока 12 и 13 форформирования кода, логический элемент

НЕ, 14, три сумматора 15, 16 и 17,блок

18 сравнения кодов, пять логических элементов И 19-23, блок 24 задержки, счетчик. 25, регистр 26, генератор 27 импульсов, распределитель 28 импуль45 сов, логический элемент ИЛИ 29,три и-разрядных регистра 30, 31 и 32 сдвига, n-разрядный реверсивный счетчикрегистр сдвига 33, и цепей из последовательно соединенных дифференцирую- о щей цепочки и одновибратора 34, два п-2-разрядных регистра 35 и 36 сдвига, задатчик 37 координаты. Знаковые выходы задатчика 37 координаты и цифрового датчика 7 координаты подключены соответственно к командному входу первого блока 12 формирования кода и через логический элемент НЕ 14, к омандному входу второго блока 13 ормирования кода, а их информационые выходы — к информационным входам оответственно первого и второго блоов 9 и 10 совпадения, выходы котоых соединены с параллельными входаю соответственно первого и второго

-2-разрядных регистров 35 и 36 двига, последовательные выходы котоых подключены к информационным вхоам соответствующих блоков 12 и 13 ормирования кода, выходы которых одключены к первому сумматору 15, и<одом соединенному с последовательm входам первого п-разрядного егистра сдвига, прямой и инверсный иоды знакового разряда которого одключены к первым входам соответтвенно первого 19 и второго 20, ретьего 21 и четвертого 22 логиских элементов И, выходы первых ух из которых (т.е. элементов 19

20) соединены соответственно с вытающим и суммирующим входами и-разрядного реверсивного счетчика-регистра сдвига 33, выходы других двух логических элементов И 2 1 и 22 соединены соответственно с единичным и нулевым входами знакового разряда регистра 26. Последовательный выход и-разрядного реверсивного счетчикарегистра сдвига 33 соединен с его же последовательным входом и с первым входом второго сумматора 16, выход которого подключен к первому входу третьего сумматора 17 и к последовательному входу второго и-разрядного регистра 31 сдвига, последовательный выход которого соединен с вторыми входами второго и третьего сумматоров 16 и 17, выход последнего соединен с последовательным входом третьего и-разрядного регистра 32 сдвига, параллельный выход которого вместе с параллельным выходом первого и-разрядного регистра 30 сдвига подключен к блоку 18 сравнения кодов, выход которого подключен к первому входу пятого логического элемента И 23, связанного через блок

24 задержки и установочным входом распределителя 28 импульсов, с вторыми входами первого и второго логи- . ческих элементов И 19 и 20 и со счетным входом счетчика 25, выход генератора 27 импульсов соединен с переключающим входом распредедителя 28 импульсов, нулевой выход которого подключен к управляющим входам первого

97 8 сдвига (a„, а„ вЂ” сигналы на входе знакового разряда);

Ь „Ь, Ь Ь ° ° ° Ь Ь вЂ” прямые инвесрные двоичные сигналы на втором входе блока 18 сравнения кодов, подключаемом к параллельному выходу третьего и-разрядного регистра 32 сдвига (Ь„, Ь„ — сигналы на входе знакового разряда); с — сигнал на выходе блока 18 сравнения кодов.

Блок 18 сравнения кодов (фиг. 3) содержит три логических элемента мента ИЛИ 48 и 49, логические схемы разрядов с второго по и;1-,й. А ° ° °,А.„,. составленные из и-2 групп 50 йо шесть логических элементов И каждая и и-2 групп 51 по три логических элемента ИЛИ каждая, а также два логических элемента И 52 и 53.

Регулятор 2 скорости (фиг. 1) может быть выполнен в виде пропорционально-интегрального регулятора.

Блок 3 масштабирования выполнен, например, в виде потенциометра.

Цифроаналоговый преобразователь 4 выполнен, например, в виде преобразователя прямого двоичного нормального кода (со знаком) в электрическое напряжение.

Цифровой датчик координаты может быть выполнен, например, в виде последовательного соединения преобразователя линейного или углового перемещения в двоично-десятичный рефлексный код, преобразователя двоичнодесятичного рефлексного кода в двоиМно-десятичный и преобразователя двоично-десятичного кода в прямой двоичный нормальный код (со знаком). Если на выходе преобразователя перемещения формируется непосредственно на прямой двоичный нормальный код, то преобразователи кодов отсутствуют.

Блок 8 ограничения может быть выполнен в виде диодного ограничителя.

Первые два блока 9 и 10 совпадеР . ния содержат по и-2 логических элементов И (где п — максимальное число разрядов в двоичном представлении разности заданной и действительной кординат со знаковым разрядом), тре тий блок 11 совпадения содержит

2(m-1) логических элементов И (где

m — - максимальное число разрядов в двоичном представлении максимальной расчетной скорости со знаком).

7 11006 и второго блоков 9 и 10 совпадения и к установочным входам блоков 12 и

13 формирования. Выходы распределителя 28 импульсов с первого по и-й через и цепей из последовательно сое"

5 диненных дифференцирующей цепочки и одновибратора 34 подключены к и входам логического элемента ИЛИ 29, вьщод которого соединен с входами управления сдвигом и-2-разрядных регистров 35 и 36 сдвига, и-разрядных регистров 30, 31 и 32 сдвига, и-разрядного реверсивного счетчика-регистра сдвига 33 и с синхронизирующими И 45, 46 и 47, два логических элевходами блоков ?2 и 13 формирования кода, и+1-й выход распределителя 28 импульсов подключен к второму входу пятого логического элемента И 23, (и+2) -й выход — к управляющим входам третьего и четвертого логических элементов И 21 и 22 и третьего блока 11 совпадения, (и+3)-й выход — к установочным входам и-разрядного реверсивного счетчика-регистра сдвига 33, второго п-разрядного регистра 31 сдвига и счетчика 25, выход которого подключен к информационному входу третьего блока 11 совпадения, выход которого соединен с входом информационных разрядов регистра 26, 3О выход которого через последовательно соединенные цифроаналоговый преобразователь 4, блок 3 масштабирования и блок.8 ограничения связан с вторым входом регулятора 2 скорости.

Блок формирования 12(13) кода содержит триггер 38 (фиг. 2), три логических элемента И 39, 40 и 41 логический элемент НЕ 42, элемент 43 . задержки и логический элемент ИЛИ 44.

Блок 18 сравнения кодов может быть выполнен, например, в виде комбинационной логической схемы, реали зующей переключательную функцию

- ("и- м"(и, и-e" è еп-1) n"о) -))

v(q„va ча v..va ча„)Ь,Ь ...? „6„, где а,,а„,а,,а,,...an é„- прямые и инверсные двоичные сигналы на пер- 55 вом входе блока 18 сравнения кодов, подключаемом к параллельному выходу первого и-разрядного регистра 30

9 1100

Сумматоры 15, 16 и 17 выполнены, например, в виде одноразрядных комбинационных сумматоров последователь" ных кодов с задержкой переноса.

Счетчик 25 выполнен, например, в виде m-1-разрядного двоичного счетчика

Регистр 26 выполнен, например, в виде m-разрядного регистра.

Распределитель 28 импульсов выf0 полнен, например, в риде последова. тельного соединения счетчика и дешифратора с числом выходов, не меньшим п+4, и-разрядный реверсивный счетчикрегистр сдвига 33 выполнен, например, в виде реверсивного счетчика на

IK-триггерах, дополнительно оснащенного цепями сдвига содержимого вправо (в сторону младших разрядов).

Задатчик 37 координаты выполнен, например, в виде последовательного соединения группы декадных переключателей, группы шифраторов и преоб-! разователя двоично-десятичного кода в прямой двоичный нормальный код (со знаком).

Электропривод постоянного тока работает следующим образом.

Перед пуском электродвигателя 1, :приводящего в движение рабочий механизм 6, с помощью задатчика 37 координаты устанавливают заданную координату хз рабочего механизма 6.

При подаче питания (цепи питания на фиг. 1 не показаны) на знаковом и информационном выходам задатчика 37 35 координаты формируется параллельный прямой двоичный нормальный код заданной координаты х (со знаковым разрядом), а на знаковом и информационном выходах цифрового датчика 7 4о координаты — параллельный прямой двоичный нормальный код действительной координаты х (со знаковым разрядом). Одновременно начинает работать .генератор 27 импульсов, вызывая изме- 4> некие состояний распределителя 28 импульсов. После включения питания и-2-разрядные регистры 35 и 36 сдвига, блоки f2 и f3 формирования кода, и-разрядные регистры 30, 31 и 32 5О сдвига, и-разрядный реверсивный счетчик-регистр сдвига 33, счетчик

25, регистр 26 и распределитель 28 импульсов могут- оказаться в произвольных начальных состояниях. 55

Однако по истечении времени, не превышающего длительности наиболее продолжительного периода вычислений

697 10 расчетной скорости и расчетного пути замедления рабочего механизма 6, распределитель 28 импульсов обязательно оказывается в состоянии и+3, которому соответствует наличие на его (n+3)-м выходе сигнала, устанавливакицего и-разрядный регистр 31 сдвига, n-разрядный реверсивный счетчикрегистр сдвига 33 и счетчик 25 в нулевые состояния, после чего распределитель 28 импульсов переходит в свое нулевое состояние. Для того, чтобы переходный процесс при включении электропривода не оказывал влияния на работу электродвигателя 1,необходимо, с учетом реальной инерционности электродвигателя 1 с усилителем мощности и рабочего механизма, выбрать достаточно высокую рабочую частоту генератора 27 импульсов (например, порядка десятков или сотен кГц), и тогда время переходного процесса будет достаточно малым (например, порядка десятков или единиц мс). По истечении времени переходного процесса начинается нормальный режим работ, который удобно рассматривать, начиная с нулевого состояния распределителя 28 импульсов, причем все регистры (26, 30, 31, 32, 35 и 36), и-разрядный . реверсивный счетчик-регистр сдвига

33, счетчик 32 и блоки 13 и 12 Формирования кода также находятся в нулевых состояниях.

При переходе распределителя 28 импульсов в нулевое состояние на его нулевом выходе появляется сигнал, который вводит с информационных выходов задатчика 37 координаты и цифрового датчика 7 координаты соответственно в п-2-разрядные регистры 35 и 36 сдвига, параллельные прямые двоичные нормальные коды модулей

/хз/ и /х/ заданной и действительной координат х и х (без знаковых разрядов), а также устанавливает блоки 12 и 13 формирования кода в нулевые состояния.

Следующие и импульсов генератора

27 импульсов вызывают последовательное появление сигналов на и выходах распределителя 28 импульсов, начиная с первого по !.-й выход. Эта серия, и импульсов через и цепей 34 и логический элемент ИЛИ 29 поступает на входы управления сдвигом регистров сдвига 30, 31, 32, 35, 36, и-разряд11 1100 ного реверсивного счетчика-регистра сдвига 33 и на синхронизирующие вхо-, ды блоков 12 и 13 формирования кода.

При этом содержимое всех указанных регистров сдвига (30,31,32,35 и 36) н и-разрядного реверсивного счетчи5 ка-регистра сдвига 33 сдвигается вправо (в сторону младших разрядов) на и разрядов. Последовательный и-2-разрядный код модуля /х / заданз t0 ной координаты х проходит, начиная с младших разрядов, с последовательного выхода п-2-разрядного регистра 35 сдвига через блок 12 формирования кода на первый вход суммаt5 тора 15 . Если х5 0, то этот код проходит через блок 12 формирования кода без изменения, а со стороны старших разрядов к нему добавляются два ну.— ля. Если х Зс О,то единичный сигнал

20 в знаковом разряде кода заданной координаты х, поступающий со знакового выхода задатчика 37 координаты на командный вход блока 12 формирования кода, возбуждает один из входов логического элемента И 39

25 (фиг. 2), два других входа которого подключены к синхронизирующему и информационному входам блока 12 формирования кода. Вследствие этого, появление на информационном входе бло- З ка 12 формирования кода первой со стороны младших разрядов единицы последовательного кода модуля /х / заданной координаты х открывает выз3 вавшему ее появление сдвигающему им- 35 пульсу путь от синхронизирующего входа блока 12 формирования кода к единичному входу триггера 38, который по истечении времени задержки элемента 43 переходит из нулевого 4б в единичное состояние. В результате остальные (старшие) разряды кода инвертируются и, таким образом, на выходе блока 12 .формирования кода формируется дополнительный код мсду- 45 ля /хя/ заданной координа1 ы х3 ф со стороны старших разрядов к йему добавляются две единицы. Таким образом, при хрО на первый вход сумматора 15 (фйг. 1) поступает последо-50 вательный прямой двоичный код заданной координаты х, а при х <О - ее дополнительный код. Одновременно на второй вход сумматора 15 при х О поступает последовательный дополни- 55 тельный двоичный код действительной координаты х, формируемый блоком

13 формирования кода, а при х с О697 12 .ее прямой код (так как на командный, вход блока 13 формирования кода поступает инверсия сигнала, получаемого со знакового выхода цифрового датчика

7 координаты. С выхода сумматора 15 в п-разрядный регистр 30 сдвига поступает код разности х "х = S прямой при So О или дополнительный ри S« <0. ?азность Вост заданной и действительной координат рабочего механизма 6 представляет собой путь, оставшийся до ее останова.

Одновременно с полученйем в и-разрядном регистре 30 сдвига кода разности хз — x = Я, выполняется сложение содержимого и-разрядного реверсивного счетчика-регистра сдвига

33. (оно моделирует расчетную скорость v в процессе замедления рабоP чего механизма 6) и содержимого и-разрядного регистра 31 сдвига в сумматоре 16, а также сложение полученной суммы с содержимым и-разрядного регистра 31 сдвига в сумматоре

17, содержимое и-разрядного реверсивного счетчика-.регистра сдвига 33 через его последовательный вход воз вращается обратно в и-разрядный реверсивный счетчик-регистр сдвига

-33, первая сумма поступает в и-разрядный регистр 31 сдвига, а вторая сумма — в и-разрядный регистр 32 . сдвига. Поскольку вначале в и-разрядном реверсивном счетчике-регистре сдвига 33 и в и-разрядном регистре 31 сдвига содержался код куля, то в результате суммирования в и-разрядном реверсивном счетчике-регистре сдвига

33 и в и-разрядных регистрах 31 и 32 сдвига снова оказывается код нуля °

Содержимое н-разрядного регистра 30 сдвига (прямой или дополнительный код оставшегося пути S (и содержимое и-разрядного сдвига регистра 32 (оно моделирует в прямом или дополнительном коде расчетный путь Бь замедления рабочего механизма 6) сравниваются по модулю в блоке 18 сравнения кодов, выход которого возбуждается при условии /S>/ с /S /..Величина

Я либо равна нулю (в начале периода вйчисления расчетной скорости ч и

Р расчетного пути 8 замедления), либо имеет тот же знак, что и величина

Б . Это дает возможность проверять выполнение условия /Sp / с /S„,/ путем реализации достаточно простой переключательной функции (1). Так как вначале заведомо выполняется условие

1100

Цикл, вычислений, В

Содержимое

Счетчика

25 и-разрядного реверсивного и-разрядного регистра 31 сдвига счетчикарегистра сдвига 33

О

О

13

S 4 О, то условие / / /Sp/ = О также заведомо выполняется. Поэтому после выполнения операций суммирования в первом цикле вычислений возбуждается выход блока 18 сравнения ко- 5 дов, подключенный к первому входу логического элемента И 23, На этом ,заканчивается первый цикл вычислений.

Очередной импульс генератора 27 импульсов переводит распределитель 28 1Р импульсов в состояние п+ l, в котором возбуждается п+1-й его выход, подключенный к второму входу логического элемента И 23. В результате на выходе логического элемента И 23 появляется сигнал, который по истечении времени задержки блока 24 задерж ки устанавливает распределитель 28 импульсов в нулевое состояние и одновременно поступает на счетный вход счетчика 25, а также на суммирующий (при $1,сто О) или вычитающий (при

$0© < О) вход и-разрядного реверсивного счетчика-регистра сдвига 31.

Таким образом, в счетчике 25 оказывается прямой двоичный код с единственной единицей в младшем разряде, а в и-разрядном реверсивном счетчикерегистре сдвига 33 — прямой (при

$ 70) или дополнительный (при зр

S <О) двоичный код единицы младшего разряда.

С установки распределителя 28 импульсов в нулевое состояние начинается второй цикл вычислений, который выполняется так же, как и первый, с тем .отличием, что в его начале счетчик 25 содержит прямой код модуля единицы младшего разряда, à и-разрядный реверсивный счетчик †регис 4р сдвига 33 - прямой или дополнительный код единицы младшего разряда (в зависимости от знака Б т ).Вследствие этого в конце второго цикла вычислений в и-разрядных регистрах 4

697 14

31 и 32 сказывается прямой или дополнительный код единицы младшего разряда. Если при этом модуль /S>/ содержимого и-разрядного регистра 32 (в данном цикле вычислений /S /=1)

Р по-прежнему окажется меньше модуля

/Б / содержимого и-разрядного ре-. гистра 30, т,е. будет выполнено условие /Sp/ < /$ /, то содержимое счетчика 25 увеличивается на единицу, содержимое и-разрядного реверсивного счетчика-регистра сдвига 31 увеличивается или уменьшается на единицу, а распределитель 28 импульсов снова переходит в нулевое состояние.

С установки распределителя 28 импульсов в нулевое состояние начинается третий цикл вычислений. В его начале счетчик 25 содержит прямой код числа 2 (без знакового разряда), и-разрядный реверсивный счетчик-регистр сдвига 33 — прямой или дополнительный код числа 2 {со знаковым разрядом), и-разрядные регистры 31 и 32 сдвига — прямой или,дополнительный код числа 1. В конце третьего цикла вычислений в и-разрядном регистре 31 сдвига оказывается прямой ипи дополнительный код числа 3, а и-разрядном регистре 32 сдвига " прямой или дополнительный код числа 4. Если при этом по-прежнему выполняется условие /$4>

Изменение содержимого счетчика 25, и-разрядного реверсивного счетчикарегистра сдвига 33, п-разрядных регистров 31 и 32 сдвига в каждом цикле вычислений иллюстрируется в таблице. и-разрядного регистра

32 сдвига

1100697

16

Продолжение таблицы

Содержимое

Цикл, вычислений, Ф и-разрядного регистра 31 сдвига п-разрядного реверсивного счетчикарегистра сдвига 33 четчика

+3

+9

+10

+17

+25

+21

+36.8

+28

+49

Таким образом, в конце каждого цикла вычислений модуль содержимого п-разрядного регистра 32 сдвига представляет собой точный квадрат содержимого счетчика 25 (или и-раз- 30 рядного реверсивного счетчика-регистра сдвига 33). Тем самым моделируется квадратичная зависимость между расчетной скоростью v и расчетным путем, замедления, необходимая для обеспечения равнозамедленного движения рабочего механизма 6. Точность моделирования этой зависимости определяется числом разрядов в двоичном представлении величин v и S . ¹0

В соответствии с квадратичной зависимостью между v u S число m-1 разР Р рядов счетчика 25 может быть выбрано й-1 равным

2 с округлением до бли45 жайшего большего целого числа.

Описанные циклы вычислений повто.ряются до тех пор, пока выполняется условие /8Р/ 4 /8ост/, при этом содер-. жимое счетчика 25 (прямой код модуля /чр расчетной скорости v ), содержимое и-разрядного реверсйвного счетчика-регистра сдвига 33 (прямой или дополнительный код расчетной скорости чР), содержимое и-разрядного регистра 31 сдвига н содержимое и-разрядного регистра 32 сдвига (прямой или дополнительный код расчетного пути ЯР замедления) монотонно и-разрядного регистра

32 сдвига

° ° ° °

° ° ° ° °

I изменяются. После выполнения цикла вычислений, в конце которого условие

/БР/ (П / оказывается невыполненным, первый вход логического элемента И 23 не возбуждается и сигнал с (n+t)-го выхода распределителя 28 импульсов на его установочный вход не происходит. В результате распределитель 28 импульсов переходит в свое (и-2)-е состояние. Сигнал с (и+2)-ro выхода распределителя 28 импульсов выводит прямой код модуля

/ч / расчетной скорости v из счетчика 25 в информационные разряды регистра 26, а код знака расчетной скорости v,,совпадающего со знаком оставшегося пути S — из знакового разряда и-разрядного регистра 30 сдвига в знаковый разряд регистра 26.

Таким образом, в регистре 26 формируется прямой код расчетной скорости ч со знаковым разрядом.

Под действием очередного импульса. генератора 27 импульсов распределитель 28 импульсов переходит в состояние и+3. Сигнал с п+3-го выхода распределителя 29 импульсов устанавливает и-разрядный регистр 31 сдвига, и-разрядный реверсивный счетчик 25 в нулевые состояния. На этом заканчивается первый период вычислений, и распределитель 28 импульсов переходит в свое нулевое состояние, начи 1100697

18

17 нается второй период вычислений, После окончания второго периода вычислений выполняется третий период и т.д.

В каждом периоде вычислений в ре- 5 гистр 26 вводится код расчетной скорости v, соответствующей текущему .значению оставшегося пути Я .Этот код преобразуется цифроаналоговым преобразователем 4 в аналоговую величину, которая масштабируется (умножается на постоянный коэффициент) в блоке 3 масштабирования и затем ограничивается в блоке 8 ограничения.

До тех пор, пока, оставшийся путь Я с 15 и соответственно расчетная скорость

v достаточно велики, с выхода блока

8 ограничения на второй вход регулятора 2 скорости поступает постоянный сигнал, соответствующий максималь- 2п .ной заданной скорости v „„, и регулятор 2 скорости обеспечивает поддержание действительной скорости ч на уровне v щ . По мере уменьшения осЭ Фйах тавшегося пути S наступает момент, р5 .начиная с которого монотонно уменьшающийся (по модулю) сигнал с выхода блока 3 масштабирования проходит на второй вход регулятора 2 скорости без ограничения. Этот момент является 3О моментом начала замедления. В процессе замедления. регулятора 2 скорости обеспечивает изменение действительной скорости ч в соответствии с изменением управляющего сигнала íà его