Устройство передачи двоичных сигналов

Устройство передачи двоичных сигналов

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ПЕРЕДАЧИ ДВОИЧНЫХ СИГНАЛОВ, содержащее источник цифрового сигнала с источником синхросигнала , выход источника цифрово го сигнала соединен с одним входом первого блока совпадения, выход которого соединен с первым входом блока логического сложения, выход которого через счетный триггер соединен с согласующим блоком, отличающееся тем, что, с целью повышения достоверности передачи, введены два блока задержки, RS-триггер , второй и третий блоки совпадения , причем один выход источника синхросигнала через первый блок за-, держки соединен с другим входом первого блока совпадения и с первым входом RS-триггера, второй вход которого соединен с выходом первого блока совпадения, другой выход источника синхросигнала соединен с одним входом второго блока совпадения и через второй блок задержки - с одним входом третьего блока совпадения , другие входы второго и третьего блоков совпадения соединены с выходами RS-триггера, выходы второго и третьего блоков совпадения соединены с вторым и третьим входами блока логического сложения.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

49 A (19) (1D

ОПИСАНИЕ ИЗОБРЕТЕНИ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3566693/18-09 (22) 21.03.83 (46) 30.06.84. Вюл. Р 24 (72) С.Г.Андросенко, И.М.Власов, В.A.Ëàíäûê и A.A.Ìoðoýoâ (71) Ордена Ленина институт кибернетики им. В. М. Глушкова (53) 621. 394 62 (088. 8) (56) 1. Патент. США Р 4170715, кл. Н 04 Н. 4 25/49, 1980.

2.. Авторское свидетельство СССР

М 824460, кл. Н 04 В 5/02, 1979 (прототип) ° (54) (57) УСТРОЙСТВО ПЕРЕДАЧИ ДВОИЧ

НЫХ СИГНАЛОВ, содержащее источник цифрового сигнала с источником синхросигнала, выход источника цифрово"

ro сигнала соединен с одним входом первого блока совпадения, выход которого соединен с первым входом блока логического сложения, выход

g(5g Н 04 L 25/49 Н 04 В 5/02 которого через счетный триггер сое- динен с согласукщим блоком, о т л ич а ю щ е е с я тем, что, с целью повышения достоверности передачи, введены два блока задержки, RS-триг-" гер, второй и третий блоки совпадения, причем один выход источника синхросигнала через первый блок за-. держки соединен с другим входом первого блока совпадения и с первым входом RS-триггера, второй вход которого соединен с выходом первого блока совпадения, другой выход источника синхросигнала соединен с одним входом второго блока совпадения и через второй блок задержки - с одним входом третьего блока совпаде- Е

O ния, другие входы второго и третьего блоков совпадения соединены с выходами RS-триггера, выходы второго и третьего блоков совпадения соединены с вторым и третьим входами блока логического сложения.

1100749

Изобретение относится к радиотехнике и может быть использовано в. системах передачи дискретной информации, Известно устройство передачи двоичных сигналов, содержащее 5 источник цифрового сигнала, бпбк формирования биимпульсного сигнала, согласующий блок, генератор синхроимпульсов и амплитудный преобразователь, управляеьий детектором 10 длительности импульсов (1g .

Однако известное устройство громоздко.

Наиболее близким к предлагаемому является устройство передачи двоич- 15 ных сигналов, содержащее источник цифрового сигнала с источником синхросигнала,,выход источника цифроВого сигнала соединен с одним входом первого блока совпадения, выход которого соединен с первым входом блока логического сложения, выход которого через счетный триггер соединен с согласующим бло о (2j

Однако в данном устройстве недос,таточная достоверность передачи.

Цель изобретения — повышение достоверности передачи.

Поставленная цель достигается тем, что в устройство передачи двоиЧных сигналов, содержащее источник цифрового сигнала с источником синхросигнала, выход источника цифрового сигнала соединен с одним вхо дом первого блока совпадения, выход 35 которого соединен с первым входом блока логического сложения, выход которого через счетный триггер соединен с согласующим блоком, введенны два блока задержки, RS-триггер, 40 второй и третий блоки совпадения, причем, один выход источника синхросигнала через первый блок задержки соединен с другим входом первого блока совпадения и с .первым входом 45

RS-триггера, второй вход которого соединен с выходом первого блока совпадения, другой выход источника синхросигнала соединен с одним входом второго блока совпадения .и через второй блок задержки — с одним входом третьего блока совпадения, другие. входы второго и третьего блоков совпадения соединены с выходами

RS-триггера, выходы второго и третьего блоков совпадения соединены с вторым и третьим входами блока логического сложения.

На фиг.1 изображена структурная электрическая схема предлагаемого устройства; на фиг. 2 — временные ди 60 аграюы, пояснякщие работу устройства.

Устройство передачи двоичных сигналов содержит источник 1 цифро- < вого сигнала, источник 2 синхросиг- 65 нала, блоки 3 и 4 задержки, RS-триггер 5, блоки 6, 7 и 8 совпадения, блок 9 логического сложения, счетный триггер 10, согласующий блок 11.

Устройство работает следующим образом.

Цифровой двоичный сигнал (фиr.2a) источника 1 поступает на первый вход блока 6 совпадения. Синхроимпчльсы первой серии (фиг.2 О) с первого.выхода источника 2 подают на

R-вход RS-триггера 5, переводя его в состояние "0" на прямом выходе и в состояние "1" на инверсном выходе (фиг. 2ж,g), Эти же синхроимпульсы через блок Зподают на второй вход блока 6 совпадения (фиг. 26).

Логическая "1" на первом входе блока 6 совпадения разрешает прохождение задержанных синхроимпульсов первой серии (фиг. 2 ь) с выхода блока 6 совпадения на первый вход блока 9 логического сложения и на

S-вход RS-триггера 5 (фиг.2 8 ).

При этом RS-триггер 5 устанавливается в состояние "1" на прямом выходе и в состояние "0" на инверсном выходе (фиг. 2Ж, ) .

"С второго выхода. источника 2 синхроимпульсы второй серии (фиг. 2 ), смещенные на полтакта относительно синхроимпульсов первой серии

/ (фиг. 2 5 ), подают на первый вход блока 7 совпадения и через блок 4 задержки — на первый вход блока 8 совпадения.

Логическая "1" на инверсном выходе RS-триггера 5 (фиг.2 ) ) разрешает прохождение синхроимпульсов второй серии (фиг. 2 2 ) через .блок 7 совпадения на второй вход блока 9 логического сложения (фиг. 2 u ) .

Логическая "1" на прямом выходе

RS-триггера 5 (фиг. 2ж) разрешает прохождение задержанных синхроимпульсов второй серии (фиг. 2 4 ) через блок 8 совпадения на третий вход блока 9 логического сложения (фиг. 2 ).

Импульсы, проходящие на входы блока 9 логического сложения, по.ступают с его выхода .(фиг.2л) на вход счетного триггера 10, изменяя всякий раз его состояние,(фиг.2.@ ).

Так формируется бифазный сигнал с коррекцией (смешением) фазы, который через согласующий блок 11 подают в линию связи, Времена задержки блоков 3 и 4 равны, и их величину усганавливают в зависимости от реактивных характеристик тракта и скорости передачи данных в пределах 0 - - — T где

4

T - длительность та кта, равная периоду следования двоичных символов.

Как видно иэ фиг.2м, двоичные

"0" в сформированном сигнале пред(. 1100749 ставлены импульсами, изменяющимисвое состояние в конце каждого тактового промежутка, двоичные "1" импульсами, изменяющими свое состоя- ние дважды в течение одного такта: в конце и в середине. Причем задние фронты коротких импульсов (отображающих двоичные "1") смещены относительно границ регулярных тактовых промежутков на величину, обусловленную йременем задержки блоков 3 и 4, 10 вследствие чего при переходе от одной длительности импульсов к другой образуются импульсы промежуточной длительности (на фиг. 2 М выделены штриховкой). Это позволяет скомпен- 5 сировать фазовые искажения информационного сигнала, обусловленные переходными процессами в канале связи.

Таким образом, устройство передачи двоичных сигналов благодаря введению в него двух блоков задержки, двух блоков сов падения, RS-три ггера и новых связей формирует на своем выходе бифазный сигнал с коррекцией фазы, что позволяет скомпенсировать влияние переходных процессов,. обусловленных реактивными параметрами канала связи,на фазу передаваемого сигнала, вследствие чего на

1 — 3 порядка уменьшается коэффициент ошибок, т.е. повышается достоверность передаваемой информации по сравнению с базовым объектом..1100749

2 д

Яп.2

Составитель Н.Лазарева

Редактор T. Митейко Техред Л.Микеш Корректор Л. Пилипенко, Э

Заказ 4499/44 Тираж 635 Подписное

- ВНИИПИ Государственного комитета. СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент", г.ужгород, ул.Проектная, 4