Резервированная система

Резервированная система

Иллюстрации

Показать все

Реферат

 

1. РЕЗЕРВИРОВАННАЯ СИСТЕМА, содержащая резервируемые вычислительные блоки, выходы которых подключены к первым, вторым и третьим информационным входам мажоритарных блоков и блоков контроля, о т л и ч а ющ а я с я тем, что,с целью повышения надежности, она содержит блок управления обменом, блок синхронизации , а можоритарные блоки выполнены в виде мажоритарных коммутаторов данных адреса и управления, первый, второй и третий информационные входывыходы которых соединены соответственно с выходами-входами данных адреса и управления каждого резервируемого вычислительного блока, первый выход блока управления обменом присоединен к управляющим входам мажоритарных коммутаторов, втррой выход - к входам прямого доступа в память резервируемых вычислительных -блоков,первые входы - к выходам блока контроля, второй вход - к первому выходу мажоритарного коммутатора управления, третий вход - к внешней шине номера резервируемого вычислительного блока и четвертый вход к внешней шине восстановления и входам прерывания резервируемых вычислительных блоков, выход блока синхронизации подключен к синхровходам резервируемых вычислительных блоков и блока контроля, вход сброса блока контроля присоединен к второму выходу мажоритарного коммутатора управления . 2.Система по п. 1, о т л и ч аю щ а я с я тем, что блок контроля содержит три элемента контроля по модулю два, входы которых присоединены к соответствующим входам блока, . выходы первого и второго элементов контроля по модулю два присоединены к первым входам первого и второго .элементов ИСКЛЮЧАЩЕЕ 1-ШИ, вторые входы которых присоединены к выходу третьего элемента контроля по модулю два, а выходы - к первым D-входам регистра, вьгходы регистра присоединены к выходам блока и через первьм элемент ИЛИ к первому входу Ч5-триггера, второй вход которого присоединен к входу сброса блока, а инверсный выход - к первому входу первого элемента И, второй вход которого подключен к синхровходу блока, а выход - к С-входу регистра. 3.Система по п. 1, отличающаяся тем, что блок управления обменом, содержит элемент постоянной памяти, соответствующие входы которого присоединены к первым, вторым, третьим и четвертому входам блока, а выходы - к первым входам блока, выходы первого элемента ИЛИ-НЕ присоединены соответственно к младшему разряду третьих входов блок и к старшему разряду первых входов блока, а выход - к первому входу второго элемента ИЛИ, второй вход которого при

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК ()9) 01) ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3454386/18-24 (22) 17.06.82 (46) 07.07.84. Вюл. ¹ 25 (72) В.Е.Подтуркин (53} 681.326.7(088.8) (56} 1. Авторское свидетельство СССР № 383047, кл. G 06 Р 9/00, 1971

2. Авторское свидетельство СССР

¹- 478460, кл. G 06 F 15/16, 1973 (прототип). (54} (57) 1. РЕЗЕРВИРОВАННАЯ СИСТЕМА, содержащая резервируемые вычислительные блоки, выходы которых подключены к первым, вторым и третьим информационным входам мажоритарных блоков и блоков контроля, о т л и ч а ющ а я с я тем, что,с целью повышения надежности, она содержит блок управления обменом, блок синхронизации, а можоритарные блоки выполнены в виде мажоритарных коммутаторов данных адреса и управления, первый, второй и третий информационные входывыходы которых соединены соответственно с выходами-входами данных адреса и управления каждого резервируемого вычислительного блока, первый выход блока управления обменом присоединен к управляющим входам мажоритарных коммутаторов, второй выход — к входам прямого доступа в память резервируемых вычислительных блоков, первые входы — к выходам блока контроля, второй вход — к первому выходу мажоритарного коммутатора управления, третий вход — к внешней шине номера резервируемого вычислительного блока и четвертый вход— к внешней шине восстановления и вхо- . дам прерывания резервируемых вычис3(5)) G 06 F 11/18 G Об F 15/16 лительных блоков, выход блока синхронизации подключен к синхровходам резервируемых вычислительных блоков и блока контроля, вход сброса блока контроля присоединен к второму выходу мажоритарного коммутатора управления.

2. Система по и. 1, о т л и ч аю щ а я с я тем, что блок контроля содержит три элемента контроля по модулю два, входы которых присоединены к соответствующим входам блока, выходы первого и второго элементов контроля по модулю два присоединены к первым входам первого и второго элементов ИСК ПОЧАН)ЩЕЕ ИЛИ, вторые входы которых присоединены к выходу третьего элемента контроля по модулю два, а выходы — к первым

1}-входам регистра, выхоцы регистра присоединены к выходам блока и через д первый элемент ИЛИ к первому входу 15-триггера, второй вход которого вы. .присоединен к входу сброса блока, а инверсный выход — к первому входу первого элемента И, второй вход которого подключен к синхровходу блока, а выход — к С -входу регистра.

3. Система по п. 1, о т л и ч аю щ а я с я тем. что блок управления обменом содержит элемент постоянной памяти, соответствующие входы которого присоединены к первьм, вторым, третьим и четвертому входам блока, а выходы — к первым входам блока, выходы первого элемента ИЛИ-НЕ присоединены соответственно к младшему разряду третьих входов блок и к стар. шему разряду первых входов блока, а выход — к первому входу второго элемента ИЛИ, второй вход которого при1101827 соединен к старшему разряду третьих входов блока, а выход — к первому входу второго элемента И, второй вход которого присоединен к второму входу блока, а выход — к соответствующему второму вьгходу блока, младший и старший разряд первых входов блока присоединены соответственно к прямому и иверсному входам третьего элемента И, выход которого присоединен к входу второго элемента ИЛИ-НЕ, второй вход которого соединен со старшим разрядом третьего входа блока, а выИзобретение относится к цифровой вычислительной технике и может быть использовано для построения высоконадежных вычислительных средств.

Известна резервированная система, 5 содержащая три комплекта резервируемых вычислительных блоков, информация с которых поступает на мажоритарный блок контроля, результаты контроля — на блок анализа, сигналы управления с которого не коммутатор каналов, который в свою очередь передает на выход информацию с одного из исправных комплектов (1) .

Недостатком системы является от— сутствие в ней возможности перестройки при отказе отдельных комплектов.

В результате при выходе из строя одного комплекта надежность системы резко падает, поскольку отказ любого из двух оставшихся комплектов ведет к отказу системы. Кроме того, недостатком системы является отсутствие в коммутаторе мажоритарной обработки информации, что ведет к необходимос- 2 ти очень глубокого контроля, поскольку отсутствует исправление ошибок, что усложняет схемы контроля. Причем сложность схем управления снижает надежность системы, поскольку эти

Cxem» не резервируются.

Наиболее близкой по технической сущности к изобретению является резервированная система, содержащая набор резервируемых вычислительных блоков (например, 3BN), блоков обмена, вентилей блокировки выходов ЭВМ, блоков подсчета числа сбоев, схем сравнения. ход — с входом третьего элемента ИЛИ, второй вход которого соединен с младшим разрядом третьих входов блока, а выход — с первым входом четвертого элемента И, второй вход которого соединен с четвертым входом блока, а выход — с соответствующим вторым выходом блока, третьи входы блока через элемент И-НЕ присоединены к входу пятого элемента И, второй вход которого присоединен к второму входу блока, а выход — к соответствующему второму выходу блока. в также мажоритарный элемент, две собирательные схемы, вентиль блокировки мажоритарного элемента, блок подсчета числа отказавших элементов, блок выхода общего цифрового канала и два вентиля. Указанная совокупность узлов образует для каждого резервируемого вычислигельного блока отдельный канал контроля и резервирования, выполняя функции пересылки ийформации, мажоритарной обработки и контроля.

Характерными особенностями системы является обеспечение контроля текущей информации на выходе ; ре зервируемого блока, осуществляемого сравнением с информацией на выходе мажоритарного элемента. При обнаружении на выходе одного из резервируемых блоков недостоверной информации осуществляется запись в запоминающее устройство (3Y) отказавшего резервируемого блока достоверной информации с выхода мажоритарного элемента, а при повторяющихся сбоях отказавший резервируеый блок отключается (2) .

Недостатком известной системы является то, что в случае возникновения ошибки на выходе мажоритарного элемента осущесгвляется запись недостоверной информации во все резервируемые блоки, и, как следствие, система выходит из строя. Указанный недостаток становится наиболее существенным при выполнении резервируемых блоков на больших интеграл:ьных схемах (БИС), поскольку при этом сложность и надежность резервируемых блоков и многоразрядных мажоритарных

1101827 схем и схем контроля становятся соизмеримыми. Кроме того, в системе предусмотрено только исправление ошибок в данных, и не исправляются ошибки в адресной информации и в управляющих сигналах. При этом вследствие наличия в известной системе большого числа многоразрядных узлов и шин для нее характерны высокая сложность и трудность реализации на 10 современной элементной базе БИС.

Целью изобретения является повышение надежности.

Поставленная цель достигается тем, 15 что в резервированной системе, содержащей резервируемые вычислительные блоки, выходы которых подключены к первым, вторым и .третьим информационным входам мажоритарных блоков и бло20 ков контроля, введены блок управления обменом и блок синхронизации, мажоритарные блоки выполнены в виде мажоритарных коммутаторов данных адреса и управления, первый, второй и третий информационные входы-выходы которых соединены соответственно с выходами-входами данных адреса и управления каждого резервируемого вычислительного блока, при этом первый выход блока управления обменом присоеди30 нен к управляющим входам мажоритарных коммутаторов, второй выход — к входам прямого доступа в память резервируемых вычислительных блоков, первые входы — к выходам блока конт- 35 роля, второй вход — к первому выходу мажоритарного коммутатора управления, третий вход — к внешней шине номера резервируемого вычислительного блока и четвертый вход — к внешней шине восстановления и входам прерывания резервируемых вычислительных блоков, выход блока синхронизац..и .подключен к синхровходам резервируемых вычислительных блоков и блока контроля, вход 5

45 сброса блока контроля — к второму выходу мажоритарного коммутатора управления.

Кроме того, блок контроля содержит три элемента контроля по модулю два, 50 входы которых присоединены к соответствующим входам блока, выходы первого и второго элементов контроля по модулю два присоединены к первым входам первого и второго элементов ИСК- 55

Л10ЧАЫ1ЕЕ ИЛИ, вторые входы которых присоединены к выходу третьего элемента контроля по модулю два, а выходы— к первым П -входам регистра, выходы регистра присоединены к выходам блока и яерез первый элемент ИЛИ вЂ” к первому входу R5 -триггера, второй вход которого присоединен к входу сброса блока, а инверсный выход— к первому входу первого элемента И, второй вход которого подключен к синхровходу блока, а выход — к С -входу регистра.

При этом блок управления обменом содержит элемент постоянной памяти, соответствующие входы которого присоединены к первым, вторым, третьим и четвертому входам блока, а выходы — к.первым выходам блока, выходы первого элемента ИЛИ-НЕ присоединены соответственно к младшему разряду третьих входов блока и к старшему разряду первых входов блока, а выходк первому входу второго элемента ИЛИ, второй вход которого присоединен к старшему разряду третьих входов блока, а выход — к первому входу второго элемента И, второй вход которого присоединен к второму входу блока, а выход — к соответствующему выходу блока, младший и старший разряды первых входов блока присоединены соответственно к прямому и инверсному входам третьего элемента И, выход которого присоединен к входу второго элемента ИЛИ-НЕ, второй вход которого соединен со старшим разрядом третьего входа блока, а выход — с входом третьего элемента ИЛИ, второй вход которого соединен с младшим разрядом третьих входов блока, а выход — с первым входом четвертого элемента И, второй вход которого соединен с четвертым входом блока, — с соответствующим вторым выходом блока, третьи входы блока через элемент И-НЕ при оединены к входу пятого элемента И, второй вход которого присоединен к второму входу блока, а выход— к соответствующему второму выходу блока.

Повышение надежности предлагаемой системы достигается за счет того, что мажоритарные функции и функции пересылки информации осуществляются мажоритарными коммутаторами, контроль сравнением информации на выходах резервируемых блоков между собой, а не с информацией, получаемой после мажоритарной обработки. При этом восстановление работоспособности отказав1101827 ° ших вследствие сбоев комплектов резервируемых блоков производится по сигналу от вышестоящего устройства управления перезаписью из исправного (ведущего) комплекта в два остальных 5 (восстанавливаемых) всеro массива информации из памяти. Кроме того, надежность повышается благодаря наличию в системе внешнего управления переключением по внешним шинам. !О

На фиг. 1 приведена структурная схема резервированной системы, на фиг. 2 — функциональная схема блока контроля, на фиг. 3 — функциональная схема блока управления обменом. 15

Система содержит блок 1 синхронизации, первый 2, второй 3 и третий 4 резервируемые вычислительные блоки, например микроэвм, блок 5 контроля, шину 6 номера отказавшего комплекта,, блок 7 управления обменом, внешнюю шину 8 номера вычислительного блока,, внешнюю шину 9 восстановления, шину 10 управления обменом, мажоритарные коммутаторы адреса данных 11, 12,и управления 13, шину 14 сброса, шину 15 управления и шину 16 данных

Блок 5 контроля содержит первый 17, второй 18 и третий 19 элементы контроля по модулю два, первый и Зб .второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 20, регистр 21, первый элемент И 22, первый элемент ИЛИ 23 и R5 -триггер 24.

Блок 7 управления обменом содержит элемент 25 постоянной памяти„первый элемент ИЛИ-HE 26, второй эле35 мент ИЛИ 27, второй элемент И 28, третий элемент И 29, второй элемент ИЛИ-НЕ 30, третий элемент ИЛИ 31, четвертый элемент И 32„элеме»т И ñ

HE 33 и пятый элемент И 34.

Предлагаемая система работает следующим образом.

В исходном состоянии все блоки ?-4 находятся в исправном состоянии. Блоки 2-4 тактируются общим блоком 1 синхронизации и синхронно выполняют одну программу. По двунаправленным шинам 16 данных блоки 2-4 через коммутатор 12 обмениваются с внешним ка50 налом. При приеме данных из канала коммутатор 12 транслирует их без обработки на все три блока 2-4. При выдаче данных в канал коммутатор 12 осуществляет передачу данных от бло55 ков 2-4 с поразрядной мажоритарнои обработкой в соответствии с логическим выражением

А = А1А2 + ALAS + А2А, е A " 2 A3 — логическое значение разряда соответственно на выходе IIepвого 2, второго 3 и третьего 4 резер- вируемых вычислительных блоков.

Обмен данными сопровождается сигналами на выходе-входах управления, перецаваемыми через коммутатор l3, и адресами, передаваемым-. через коммутатор 11.

Возникновение отказа или сбоя в одном из блоков 2-4 фиксируется блоком 5, на входы которого поступают данные с шин 16 от блоков 2, 3 и 5 и синхросигналы с блока 1. Коды с шин 16 поступают -.на входы элементов 17- 19, каждый из которых формирует сигнал нечетности кода II, соответствующей шине 16. С выходов элементов 17-19 сигналы поступают на входы элементов ИСКЛОЧАВ!П;Е ИЛИ 20, формирующиХ код номера отказавшсго комплекта. При совпадении сигналов, поступающих с выходов элементов 1719,, на. выходах элементов ИСКЛИЧА101ЦЕЕ ИЛИ 20 формируется нулевой код, свидетельствующий о нормальном функционировании блоков 2-4. При появле—

HHH на выходе одногo из элементов 17I9 сигнала„ отличногo от <игналов на вь ходах двух других, что:|ожет иметь место при ошибке в комплекте, связанНоМ с этим элементом контроля, на выходах элементов ИСКЛЮцАЮЦЕЕ ИЛИ 20 формируется двоичный код, численное значение которого равно номеру отказавшего комплекта, При ошибке в блоке 2 формируется код 01, при ошибке в блоке 3 — код 10, при ошибке в блоке 4 — код 11. По синхроимпульсу, поступающему через элемент И 22 на вход с.тробирования регистра ? 1, этот код записывается в указанный регистр 2 1 и выдается с его выходов На шину 6. При нулевом значении кода элемент ИЛИ 23 формирует сигнал, переключающий триггер ?4. С инверсного выхода триггера 24 нулевой уровень поступает на вход элемента И 22 и запрещает прохождение синхроимпульсов ва вход регистра 21. Таким образом, в регистре 21 и следовательно на шине 6 фиксируется код номера отказавшего комплекта. Код номера отказавшего комплекта по шине 6 .поступает íà выше1101827 стоящее внешнее устройство управления, информируя его о техническом состоянии системы, а также на входы элемента 25, входящего в состав блока 7. Элемент 25 осуществляет управ- 5 ление коммутаторами 11-13 посредством формирования команд на шине 10.

В качестве входной информации для формирования команд элемент 25 использует помимо сигналов на шине 6 10 также сигналы, поступающие по шинам 8, 9 и 15. При поступлении по шине 6 ненулевого кода номера отказавшего комплекта элемент 25 форми- . рует на шине 10 команду, по которой 15 коммутаторы 11 — 13 переключаются на обмен с одним из двух оставшихся исправными комплектов. Такое же переключение на работу с одним из комплектов может осуществляться вышестоя- 20 щим устройством управления, подачей сигнала на соответствующую шину 8, при этом элемент 25 формирует на шине 10 команды, по которым коммутаторы 11 — 13 переключаются на обмен с 25 комплектом, код номера которого подан на шину 8, вне зависимости от кода на шине 6. В том случае если возникшая в одном из блоков 2-4 неисправность явилась следствием сбоя, в сис- З0 теме предусмотрена возможность восстановления работоспособности.

Восстановление достоверности информации в памяти отключенных после обнаружения ошибки резервируемых вычислительных блоков осуществляется перезаписью всего массива информации из памяти работоспособного резервируемого блока (ведущего блока).. Процедура восстановления инициируется 40 по внешнему разрешающему сигналу, поступающему на шину 9. По этому сигналу и в соответствии с кодами на шинах 6 и 8 элемент 25 формирует команды, по которым коммутаторы 11 и 12 переключаются на передачу информации от ведущего блока к двум другим восстанавливаемым блокам. Одновременно входящая в состав блока 7 схема восстановления, выполненная на элементах 26-34, вьдает на восстанавливаемые резервируемые вычислительные блоки сигналы, переводящие их в режим записи и прямого доступа к памяти.

Сигнал для блока 2 формируется эле ментами 26-28, сигнал для блока 3 элементами 29-32, сигнал для блока 4 элементами 33 и 34. Сигналы прямого доступа на те или иные резервируемые вычислительные блоки вьдаются по сигналу на шине 9 в зависимости от кодов на шинах 6 и 8. При этом более высокий приоритет имеют коды на шине 8. При наличии на шине 8 отличного от нуля кода сигналы прямого доступа вьдаются на два резервируемых вычислительных блока с номерами, не равными значению кода на шине 8. При нулевом значении коца на шине 8 выдача сигналов прямого доступа осушествляется в зависимости от кода на шине 6. При значении. кода на шине 6, равном единице (01), сигналы выдаются на первый 2 и третий 4 вычислительные резервируемые блоки, второй резервируемый вычислительный блок 3 ведущий. При значении кода на шине 6, равном двум (01) или трем (11), сигналы выдаются на второй 3 и третий 4 резервируемые вычислительные блоки, первый резервируемый вычислительный блок 2 — ведущий. Кроме того, сигнал восстановления с шины 9 поступает на входы прерывания резервируемых вычислительных блоков 2-4. По этому сигналу ведущий блок переходит к подпрограмме восстановления.

При переходе к подпрограмме состояние процессора ведущего блока (содержимое рабочих регистров и счетчика команд) заносится в память блока. Подпрограмма восстановления заключается в пересылке всего массива информации из памяти ведущего блока в память восстанавливаемых блоков.

По окончании подпрограммы восстанов— ления ведущий блок через коммутатор 13 вьдает сигнал на шину 14.Этот сигнал поступает на вход сброса триггера 24 блока 5. Триггер 24 переключается, на второй вход элемента И 22 поступает с выхода триггера 24 уровень логической единицы, разрешая прохождение синхроимпульсов на стробирующий вход регистра 21. Первым же синхроимпульсов в регистр 21 заносится нулевой код, который.поступает на шину 6. Этим заканчивается цикл восстановления, и система приходит в исходное состояние с мажоритарной обработкой сигналов от всех трех комплектов. После этого блоки 2-4 синхронно начинают выполнение рабочей программы.

Использование изобретения позволяет повысить надежность системы за

1 lOi 827 счет того, что сбои, происходящие в мажоритарных коммутаторах, не приводят к искажению информации в резервируемых вычислительных блоках. Преимуществом системы также является возможность 5 .внешнего контроля и управления ее техническим состоянием. Система защищена от сбоев как в данных так и в адресной и управляющей информации.

Благодаря магистральной органиэации б системы она может быть легко реализована на элементной базе БИС при этом в качестве мажоритарных коммутаторов удобно испольэовать интерфрейсные БИС, например 583XJIl. Возможность реализации системы на БИС позволяет добиться значительного ее упрощения, пбвышения надежности и снижения стоимости.

11018"7 днИИПИ Заказ 4769/33 Тираж 699 Подписное филиал IIIIII "Патент", г.Ужгород, ул.Проектная, 4