Устройство для управления транзисторным мостовым инвертором

Устройство для управления транзисторным мостовым инвертором

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ . ТРАНЗИСТОРНЫМ МОСТОВЫМ ИНВЕРТОРОМ, содержащее блок формирования п временных интервалов равной длительности , включающий последовательно включенные генератор импульсов стабильной частоты, тактирующий триггер, . счетчик импульсов и первый дешифратор , блок формирования временных интервалов переменной длительности, включающий последовательно включенные управляемый генератор импульсов, реверсивный счетчик импульсов, управляющие входы прямого и обратного счета которого подключены к выходам тактирующего триггера, и второй дешифратор , входы которого соединены с разрядными выходами реверсивного счетчика импульсов, блок распределения временных интервалов переменной длительности по временньи интервалам равной длительности, включающий п стробирующих элементов И, входы каждого i-ro из которьк подключены к одноименному выходу первого дешифратора и к j-му выходу второго дешифратора , две группы по п распределительных элементов И, первые входы которых соединены с выходами одноименных стробирующих элементов И, а вторые входы погруппно - с прямым и инверсным выxoдa fИ тактирующего триггера, и первый и второй элементы ИЛИ, входы каждого из которых под .ключены к выходам распределительных элементов И соответствующей группы, формирователь высокочастотных импульсов управления, формирователь низкочастотных импульсов управления, вход которого соединен с первым выходом первого дешифратора, а прямой и ин; версный выходы предназначены для W подключения эмиттер-базовых переходов транзисторов одной из вертикалей (инвертора, два коммутатора, включающих по две пары элементов И, в каждой из которых первый вход одного элемента И подключен к прямому, а первый вход другого элемента И к инверсному выходам формирователя низкочастотных импульсов управления, и по два элемента ИЛИ, входы каждого из которых соединены с выходами элементов И одной из пар, отличающееся тем, что, с целью повьшения надежности путем исключения сквозных токов через транзисторы инвертора, в него введены дополнительные , аналогичные основным блок распределения временных интервалов переменной длительности по временным интервалам равной длительности и формирователь высокочастотных импульсов управления, а блок формирования временных интервалов переменной длительности снабжен дополнительным

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А (1Е (111.

8(50 Н 02 P 13 16. ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

tlO ДЕЛАМ ИЭОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3462622/24 "07 (22) 05.07.82 (46) 07.07.84. Бюл. И 25 (72) В.И.Борцов, Е.Ф.Марченков, Г.Г.Мачавариани, Л.Н.Морозов, В.Н.Жданов и Л,В.Демина (53) 621.316.722.1(088.8) (56) 1, Авторское свидетельство СССР

Р 767937, кл. Н 02 P 13/18, 1979.

2. Авторское свидетельство СССР

У 613476, кл. Н 02 P 13/18, 1976.

3. Зюбин В.Ф. Дискретные системы управления автономнь ми инверторами с широтно-импульсной модуляцией по нелинейному закону. — "Электротехника", 1974, N 11, с. 43-46. (54)(57) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ

ТРАНЗИСТОРНЬМ MOCTOBblll ИНВЕРТОРОМ, содержащее блок формирования и временных интервалов равной длительности, включающий последовательно включенные генератор импульсов стабильной частоты, тактирующий триггер, счетчик импульсов и первый дешифратор, блок формирования временных интервалов переменной длительности, включающий последовательно включенные управляемый генератор импульсов, реверсивный счетчик импульсов, управляющие входы прямбго и обратного счета которого подключены к выходам тактирующего триггера, и второй дешифратор, входы которого соединены с разрядными выходами реверсивного счетчика импульсов, блок распределения временных интервалов переменной длительности по временным интервалам равной длительности, включающий и стробнрующих элементов И, входы каждого i-го из которых подключены к одноименному выходу первого дешифратора и к j --му выходу второго дешифра-, тора, две группы по п распределительных элементов И, первые входы которых соединены с выходами одноименных стробирующих элементов И, а вторые входы погруппно — с прямым и инверсным выходами тактирующего триггера, и первый и второй элементы ИЛИ, входы каждого из которых подключены к выходам распределительных элементов И соответствующей группы, формирователь высокочастотных импульсов управления, формирователь низкочастотных импульсов управления, вход которого соединен с первым выходом первого дешифратора, а прямой и ин- O

S версный выходы предназначены для подключения эмиттер-базовых переходов транзисторов одной из вертикалей

1инвертора, два коммутатора, включаю- С щих по две пары элементов И, в каждой из которых первый вход одного элемента И подключен к прямому, а первый вход другого элемента И к инверсному выходам формирователя низкочастотных импульсов управления, и по два элемента ИЛИ, входы каждого из которых соединены с выходами элементов И одной из пар, о т л и— ч а ю щ е е с я тем, что, с целью Ж повышения надежности путем исключения сквозных токов через транзисторы инвертора, в него введены дополнительные, аналогичные основным блок распределения временных интервалов переменной длительности по временным интервалам равной длительности и формирователь высокочастотных импульсов управления, а блок формирования временных интервалов переменной длительности снабжен дополнительным

1102009

2 ности, инверторы класса D, характе ризующиеся большой кратностью измедешифратором, входы которого включены параллельно входам второго дешифратора, причем входы каждого

i-го стробирующего элемента И дополнительного блока распределения временных интервалов переменной длительности по временным интервалам равной . длительности подключены к одноименному выходу первого дешифратора и к (j+hN)-му выходу дополнительного дешифратора, где 3N — постоянный коэффициент сдвига порядковых номеров, вторые входы каждой пары элемен

Изобретение относится к электротехнике и предназначено для использования преимущественно в транзисторных мостовых инверторах класса D при реализации мощных вторичных источников питания с повышенными вы" ходными напряжениями синусоидальной формы.

Известно устройство для управления транзисторным инвертором, содержащее задающий генератор, вйход кото» рого подключен к входу генератора пилообразного напряжения и через узел задержки — к .входу первого счетного триггера, компаратор, один иэ входов которого соединен с выходом генератора пилообразного напряжения, а другой вход — с выходом установочного усилителя и через первую дифференцирующую цепь — с выхо" дом задающего генератора, импульсный усилитель, вход которого подключен к выходу компаратора и через вторую дифференцирующую цепь — к выходу генератора пилообразного напряжения, а выход — к входу второго счетного триггера, блоки сложения сигналов, выходы которых через. вспомогательные усилители соединены с разноименными выходами счетных триггеров, а выходы — с змиттер-базовыми переходами соответствующих транзисторов 1 3.

Недостаток этого устройства связан с использованием аналоговой элементной базы и проявляется в ограниченной области его практического

55 тов И коммутаторов соединены с выходами разноименных элементов ИЛИ, входящих в разные блоки распределеяия временных интервалов переменной длительности по временным интервалам равной длительности, входы каждого формирователя высокочастотных импульсов управления подключены к выходам элементов ИЛИ соответствующего коммутатора, а выход предназначен для подключения эмиттербазового перехода одного из транзисторов другой вертикали инвертора. применения, не охватывающей, в частнения длительности управляющих сигналов.

Известно устройство для управления транзисторным инвертором, содержащее взаимосвязанные основной и вспомогательный реверсивные счетчики импульсов, распределитель импульсов, первый вход которого подклю. чен к дешифрирующему выходу основного реверсивного счетчика импульсов, блок формирования тактовых интервалов, один из входов которого соединен с выходом вспомогательного счетчика импульсов, а один иэ выходов — с соответствующим входом вспомогательного реверсивного счетчика импульсов и с вторым входом распределителя импульсов, переключатель кратности, выход которого подключен к соответствующему входу реверсивного счетчика импульсов и к третьему входу распределителя импульсов, аналого-цифровой преобразователь частоты, один из выходов которого соединен с входом переключателя кратности, преобразователь код— частота, входы которого подключены к выходу переключателя кратности и к другим выходам блока формирования тактовых интервалов и аналогоцифрового преобразователя частоты, а чходы к соответствующим входам блока формирования тактовых интервалов, аналого-цифрового преобразователя частоты и обоих реверсивных счетчиков импульсов (2,.

i 102009

Недостаток данного устройства заключается в значительной конструктивной сложности. При осуществлении регулирования выходного напряжения инвертора возникает также необходи" 5 мость корректирования частоты преобразователя код — частота, причем в общем случае по нелинейному закону.

Наиболее близким к изобретению по технической сущности является устройство для управления транзисторным мостовым инвертором, содержащее блок формирования п временных интервалов равной длительности, включающий последовательно включенные гене- 15 ратор импульсов стабильной частоты, тактирующий триггер, счетчик им" пульсов и первый дешифратор, блок формирования временных интервалов переменной длительности, включающий последовательно включенные управляемый генератор импульсов, реверсивный счетчик импульсов, управляющие входы прямого и обратного счета которого подключены к выходам тактирующего триггера, и второй дешифратор, входы которого соединены с разрядными выходами реверсивного счетчика импульсов, блок распределения временных интервалов переменной длительнос-30 ти, включающий и стробирующих элементов И, входы каждого i-го из которых подключены к одноименному выходу первого дешифратора и к j-му выходу второго дешифратора, две груп- 5 пы по п распределительных элементов И, первые входы которых соединены с выходами одноименных стробирующих элементов И, а вторые входы погруппно — с прямым и инверсным вы- 4п ходами тактирующего триггера, и первый и второй элементы ИЛИ, входы каждого из которых подключены к выходам распределительных элементов И соответствующей группы, формирова- 45 тель высокочастотных импульсов управления, входы которого соединены с выходами элементов ИЛИ блока распределения временных интервалов переменной длительности по времен- О

5О ным интервалам равной длительности, формирователь низкочастотных импульсов управления, вход которого соединен с первым выходом первого дешифратора, а прямой и инверсный выходы

55 предназначены для подключения.эмиттер-базовых переходов транзисторов одной из вертикалей инвертора, два коммутатора, включающие по две пары элементов И, в каждой из которых первый вход одного элемента И под" .ключен к прямому, а первый вход другого элемента И к инверсному выходам формирователя низкочастотных импульсов управления, второй вход одного элемента И соединен с прямым, а второй вход другого элемента И е инверсным выходами формирователя высокочастотных импульсов управления, и по два элемента ИЛИ, входы каждого из которых соединены с выходами элементов И одной из пар, а включенные параллельно выходы предназначены для подключения эмит. тер-базового перехода одного из транзисторов другой вертикали инвертора t.33.

Недостаток известного устройства определяется низкой надежностью, обусловленной большими сквозными токами через транзисторы вертикалей инвертора при их переключениях, особенно в режиме класса D и при использовании для питания инвертора повышенных напряжений.

Целью изобретения является повышение надежности управления путем исключения сквозных токов через транзисторы инвертора.

Поставленная цель достигается тем, что в устройство для управления транзисторным мостовым инвертором, содержащее блок формирования и временных интервалов равной длительности, включающий последовательно включенные генератор импульсов стабильной частоты, тактирующий триггер, счетчик импульсов и первый дешифратор, блок формирования временных интервалов переменной длительности, включающий последовательно включенные управляемый генератор импульсов, реверсивный счетчик импульсов, управляющие входы прямого и обратного счета которого под" ключены к выходам тактирующего триггера, и второй дешифратор, входы которого соединены с разрядными выходами реверсивного счетчика импульсов, блок распределения временных интервалов переменной длительности по временным интервалам рав-. ной длительности, включающий и стробирующих элементов И, входы каждого -го из которых подключены к одноименному выходу первого дешифратора и к j-му выходу второго дешифратора, две группы по и распре1102009 делительных элементов И, первые входы которых соединены с выходами одноименных стробирующих элементов И, а вторые входы погруппно с прямым и инверсным выходами тактирующего триггера, и первый и второй элементы И!ТИ, выходы каждого иэ которых подключены к выходам распределительньх элементов И сооТ ветствующей группы, формирователь высокочастотных импульсов управления, формирователь низкочастотных импульсов управления, вход которого соединен с первым выходом первого дешифратора, а прямой и инверсный выходы предназначены для подключения эмиттер-базовых переходов транзисторов одной из вертикалей инвертора, два коммутатора, включающих по две пары элементов И, в каждой иэ которых первый вход одного элемента И подключен к прямому, а первый вход другого элемента И к инверсному выходам формирователя низкочастотных импульсов управления, и по два элемента ИЛИ, входы каждого из которых соединены с выходами элементов И одной иэ пар, введены дополнительные, аналогичные основным блок распределения временных интервалов переменной длительности по.временным интервалам равной длительности и формирователь высокочастотных импульсов управления, а блок формирования временных интервалов переменной длительности снабжен дополнительным дешифратором, входы которого включены параллельно входам второго дешифратора, причем входы каждого i-го стробирующего элемента И дополнительного блока распределения временных интервалов переменной длительности по временным интервалам равной длительности подключены к одноименному выходу первого дешифратора и к (3+М) -му выходу дополнительного дешифратора, где Д N — постоянный коэффициент сфвйга порядковых но.меров, вторые входы каждой. пары элементов И коммутаторов соединены ,с выходами разноименных элементов ИЛИ, входящих в разные блоки распределения временных интервалов переменной длительности по времен.— ным интервалам равной длительности, входы каждого формирователя высокочастотных импульсов управления подключены к выходам элементов ИЛИ параллельно соединены с разрядными

53 выходами счетчика 19. Блокй 3 и 4 распределения временных интервалов переменной длительности по временным интервалам равной длительности включают в себя соответственно стробирую10

50 соответствующего коммутатора, а выход предназначен для подключения эмиттер-базового перехода одного иэ транзисторов другой вертикали инвертора.

На фиг. 1 предствлена укрупленная структурная схема предложенного устройства для управления транзисторным мостовым инвертором, работающим в классе D на фиг. 2 — развернутая функциональная схема устройства; на фиг. 3 д,- — временные диаграммы сигналов на выходах отдельных блоков (индексы при напряжениях на выходах функциональных блоков соответствуют цифровым позициям этих блоков на фиг. 1,2).

Устройство содержит блок 1 (фиг. 1) формирования и временных интервалов равной длительности, блок 2 формирования временных интервалов переменной длительности, блоки 3 и 4 распределения временных интервалов переменной длительности по временным интервалам равной длительности, формирователь 5 низкочастотных импульсов управления, коммутаторы 6 и 7 и формирователи 8 и 9 высокочастотных импульсов управления. В состав устройства входят также вспомогательные усилители 10-12 мощности, обеспечивающие. помимо усиления, требуемую гальваническую развязку цепей управления.

Позицией 13 на структурной схеме обозначен управляемый инвертор..

Блок 1 формирования и временных интервалов равной длительности включает в себя последовательно включенные генератор 14 (фиг. 2) импульсов стабильной частоты, тактирующий триггер 15, счетчик 16 импульсов и дешифратор 17. Блок 2 формирования временных интервалов переменной длительности включает в себя последовательно включенные управляемый (напряжением обратной связи Ч ) генератор 18 импульсов, реверсивный счетчик 19 импульсов, управляющие входы прямого и обратного счета которого подключены к вы ходам тактирующего триггера 15, и дешифраторы 20 и 21, входы которых импульсов управления подключены к выходам элементов ИЛИ 40,41, а входы формирователя 9 высокочастотных импульсов управления — к выходам элементов ИЛИ 42,43. Прямой и инверсный выходы формирователя 5 низкочастотных импульсов управления предназначены для подключения эмиттер-базовых переходов транзисторов одной из вертикалей инвег ора 13 через усилитель 10 мощности с раздельными выходами. Выходы формирователей 8 и 9 высокочастотных импульсов управления предназначены для подключения эмиттер-базовых переходов транзисторов другой вертикали инвертора 13 через усилители 11 и 12 мощности.

Устройство работает следующим образом.

В блоке 1 формирования и временных интервалов равной длительности циклически вырабатывается совокупность из п равных по величине временных интервалов п„ (фиг. За), суммарная продолжительйость которых в пределах каждого цикла точно соответствует половине требуемого периода Т выходного напряжения инвертора. Число п в принципе может быть выбрано как четным так и нечетным что в конечном счете обуславливает весьма незначительную разницу в спектральном составе выходного напряжения инвертора. Из практических соображений ментов вычислительной техники, работающих в двоичном коде, удобнее общее количество интервалов и за цикл выбирать четным, например, равным 16.

Однако для большей наглядности временные диаграммы (фиг, 3) изображены для случая нечетного и, при котором

Т в точках — по оси времени расположены

4 не границы двух соседних интервалов, а середины соответствующих интервальных участков. Стабильность периода Т выходного напряжения инвертора 13 определяется стабильностью суммарной продолжительности интервалов, которая поддерживается на высоком уровне благодаря наличию в блоке 1 стабильного по частоте генератора 14

1102009 8 щие элементы И 22.1-22.п и 23.1-23.п, с выходами элементов И 38,39. Входы группы распределительных элементов И формирователя 8 высокочастотных

24. 1-24.п, ? 5. 1-25.п. и 26. 1-26.п, 27.1-27.п, элементы ИЛИ 28, 29 и 30, 31. Входы каждого i-го из стробирую-. щих элементов И 22.1-22.п подключены к одноименному выходу дешифратора 17 и к j-му выходу дешифратора 20.

Входы каждого i-го из стробируюп!их элементов 23.1-23.п подключены к од- 1О ноименному выходу дешифратора 17 и к (j+3N)-му выходу дешифратора 21 (aN — постоянный коэффициент сдвига порядковых номеров). Первые входы распределительных элементов И 24.1- 15

24 .и, 25 .1-25 .и и 26 . 1-26 .и, 27 . 127,п соединены с выходами одноименных стробирующих элементов И 22.122.п и 23.1-23.п, а вторые погруппно — с прямым и инверсным выходами 20 тактирующего триггера 15. Входы элементов ИЛИ 28, 29 и 30, 31 подключены к выходам соответствующих групп разделительных элементов И 24..124.п 25.1-25.п и 26.1-26.п, 27.1- 25

27.п. Коммутаторы 6 и 7 включают в себя соответственно пары элементов И 32-33, 34-35 и 36-37, 38-39, элементы ИЛИ 40,41 и 42,43. В каждой из упомянутых пар элементов И первый З0 . вход одного элемента И подключен к прямому, а первый вход другого элемента И к инверсному выходам формирователя 5 низкочастотных импульсов управления, а вторые входы каждой пары элементов И соединены с выходами разноименных элементов ИЛИ 28-31, Ic учетом широкого использования элевходящих в разные блоки 3,4 распределения временных интервалов переменной длительности по временным интер- 40 валам равной длительности. В частности, вторые входы элементов.И 32,33 соединены с выходами соответственно элементов ИЛИ 28,31, вторые входы элементов И 34,35 — с выходами .соот- 4S ветственно элементов ИЛИ 29,30,.вторые входы элементов И 36,37 — с выходами соответственно элементов ИЛИ 31, 28, вторые входы элементов И 38,39 с выходами соответственно элемен50 тов ИЛИ 30,29. Входы каждого из элементов ИЛИ 40-43 соединены с выходами одной из пар элементов И 32-39, а именно, входы элемента ИЛИ 40 соединены с выходами элементов И 32,33, входы элемента ИЛИ 41 — с выходами 5 импульсов.

5S элементов И 34, 35, входы элемен- Функционирование блока 2 формирота ИЛИ 42 — с выходами элемен- вания временных интервалов перементов И 36,37, входы элемента ИЛИ 43 —, ной длительности базируется на апри1102009

10 орном подборе для совокупности и временных интервалов равной длительности двух совокупностей их и града- . ций, т.е. днух рядов натуральных чисел, отличающихся друг от друга 5 в порядке следования интервалов по синусоидальному закону с условием, что числа одного ряда превышают чис-ла другого ряда на величину Я Ы, пропорциональную времени рассасывания избыточных носителей в базах транзисторов инвертора 13. Если, в частности, п=16 и, следовательно, угловой диапазон одного интервала соответствует i1 15, то для углов, относящихся к серединам интервалов, можно подобрать следующие числовые ряды:

3,8,13,18,22,25,27,28,28,27,25,22, 18,13,8,3 и 4,9,14,19,23,26,28,29, 29,28,26,23,19,14,9,4. Максимальные числа в указанных рядах (28 и 29) характеризуют собой точность приближения указанных совокупностей градаций к синусоидальному закону и ограничиваются лишь общими количествами выходов в дешифраторах 20, 21, с помощью которых осуществляется фиксация выбранных числовых рядов.

Длительности, соответствующие за" фиксированным градациям, формируются ЗО входящим в состав блока 2 реверсивным счетчиком 19 импульсов, который под действием сигналов с одного из выходов тактирующего триггера 15 блока 1 во вторую половину каждого интер- 35 вала осуществляет суммирование импуль" сов, генерируемых генератором 18, а в первую половину производит их вычитание. В серединах интервалов осуществляется сброс счетчика. В. реэуль-40 тате в течение каждого интервала на всех выходах блока 2 импульсы появляются дважды (фиг. Зб), причем импульcb> U> с выходов дешифратора 20 оказыt ваются ближе смещенными к середине 4s интервала, чем импульсы U> с выходов дешифратора 21. Временной промежуток между импульсами на том или ином выходе блока 2 и характеризует собой формируемую длительность. Общее чис- 0 ло импульсов на каждом интервале как для одной, так и для другой группы выходов соответствует 2п, а количество сформированных временных промежутков в пределах каждой группы выхо"

55 дов составляет п.

Блоки 3 и 4 распределения временных интервалов переменной длительности ло временным интервалам равной длительности являются в сущности логическими функциональными узлами и осуществляют указанное распрепеление под действием сигналов с ныходов тактирующего триггера 15 блока 1. Размещенные по интервалам длительности т.е. временные промежутки между импульсами U3 и U, а также U u U

М а и (фиг. Зв, г) изменяются от ийтервала к интервалу по синусоидальному закону.

Формирователь 5 низкочастотных импульсов управления под действием сигнала с первого выхода дешифратора 17 блока 1 вырабатывает симметричные прямоугольные сигналы U< и U>i, сдвинутые друг относительно друга на 180 (фиг.Зд). Эти сигналы, во-первых, используются для управления транзисторами одной иэ вертикалей 13, а, но-вторых, обеспечивают противофазное с частотой выходного напряже" ния упранление. коммутаторами 6 и 7.

Последними производится разделение образованных на выходах блоков 3 и 4 временных промежутков .ня две незави" симые последовательности с чередуюТ щимися через — совокупностями импульсов П, U и 0 1, П, (выходные сигналы коммутаторов 6 и 7 не отображены)

Формирователи 8 и 9 высокочастотных импульсов управления, воспринимая сигналы с выходов коммутаторов 5, воспроизводят в итоге широтно- модулированные сигналы Us U с череТ дующимися через — совокупностями

2 импульсов, подвергнутых модуляции по разным законам. Одна из совокупностей импульсов имеет синусоидальный закон модуляции (псевдосинусоидальные сигналы), а другая (1- sin) é закон (фиг. Зе, ж) . Сигналы U,,U используются для управления транзйсторами другой вертикали инвертора 13, на выходе которого фильтром низких частот (Hp показан) выделяется в итоге синусоидальный сигнал (фиг. Зз).

Анализ временных диаграмм (фиг. 3e,ж) показывает, что при практическом использовании устройства импульсы управления, поступающие на эмиттер-базовые переходы транзисторов инвертора 13, переключающихся с высокой частотой, не перекрываются

g моменты переключения, при этом цлительность бестоковых пауз может

11 1102009 12 в каждом случае устанавливаться on ное устройство позволяет, таким тимальной с учетом времени рассасы- образом, производить эффективное вания избыточных носителей в базах исключение сквозных токов и тем сатранзисторов, определяемого выбран- мыи обеспечивает повышенную надежным режимом инвертора 13 и типом ность управления транзисторным моспримененных транзисторов. Предложен- товым инвертором.

1102009

1102009 у у ° юе в е дь В ев

ВНИИПИ Заказ 4780/42 Тираж 667 цо писное

Филиал ППН Патент, г.уагород, ул.Проектная, 4

И 5