Устройство отсчета интервалов времени

Устройство отсчета интервалов времени

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ОТСЧЕТА ИНТЕРВАЛОВ ВРЕМЕНИ, содержащее генератор импульсов, делитель частоты, счетчик текущего времени, регистр коррекции, корректор частоты, формирователь серии импульсов, счетчик адреса, дешифратор , регистр запроса-, блок сравнс .ккя, блок памяти, коммутатор адреса , регистр текущих интервалов, регистр констант дополнений, первый коммутатор текущих интервалов, сумматор , регистр суммы, элемент И, элемент запрета, второй коммутатор текущих интервапов, блок элемента ИЛИ и элемент ИЛИ, причем выход делителя частоты соединен с входом занесения частоты корректора частоты, вход коррекции частоты которого подключен к выходу регистра коррекции, вькод корректора частоты соединен с входом формирователя серии импульсов, первый выход которого соединен со счетным входом счетчика адреса, выход переполнения которого соединен со счет . I БйЬЛИ01.к, ным входом счетчика текущего времени, выход счетчика адреса соединен с адресным входом блока памяти и с входом дешифратора, выход которого подключен к информационному входу коммутатора адреса и первому входу блока сравнения, второй вход которого соединен с выходом регистра запроса, второй выход формирователя серии импульсов подключен к входу чтения блоки памяти, выходы которого подключены к входам регистра констант дополнений и регистра текущих интервалов, выход которого подключен к первому входу первого коммутатора текущих интервалов, к второму входу которого и к первому входу сумматора подключен (Л третий выход формирователя серии импульсов, к второму входу сумматос ра подключенвыход первого коммутатора -текущих интервалов, выход сумматора соединен с информационным входом регистра суммы, выход которого соединен с информационным входом второго коммутатора текущих интервалов, выход э :/s разряда переполнения регистра суммы соединен с первым входом первого мента ИЛИ и первым инверсным входом ю эо элемента запрета, выход блока сравнения подключен к второму входу первого элемента ИЛИ и к второму инверсному входу элемента запрета, выход которого соединен с управлякщим входом второго коммутатора текущих интервалов , четвертый выход формирователя серии импульсов подключен к входу записи блока памяти, к третьему входу элемента запрета и к второму входу первого элемента И, выход которого соединен с входом сброса регистра запроса и с управляющим входом ком

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

0Ю (11) . з(я) 06 F 9/00 . ф j c 1 g y;

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCKOMY СВИДЕТЕЛЬСТВУ

ВЫЬЛИО(: л -, ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3391058/18-24 (22) 05.02.82 (46) 15.07.84. Бюл. ¹ 26 (72) В.В.Клименко, И.Н.Калиниченко, В.A.Ãàìàíêo и С.Л.Сироткин (71) Таганрогский радиотехнический институт им. В.Д.Калмыкова (53) 681.325(088.8) (56) 1. Авторское свидетельство СССР № 532860, кл. С 06 F 9/00, 1975.

2. Журавлев Ю.Н. Системное проектирование управляющих ЦВМ. И., "Советское радио", 1974, с. 271.

3. Авторское свидетельство СССР

¹ 807286, кп. G 06 F 9/00, 1981 (прототип). (54) (57) УСТРОЙСТВО ОТСЧЕТА ИНТЕРВАЛОВ ВРЕМЕНИ, содержащее генератор импульсов, делитель частоты, счетчик текущего времени, регистр коррекции, корректор частоты, формирователь серии импульсов, счетчик адреса, дешифратор, регистр запроса; блок сравкения, блок памяти, коммутатор адреса, регистр текущих интервалов, регистр констант дополнений, первый коммутатор текущих интервалов, сумматор, регистр суммы, элемент И, элемент запрета, второй коммутатор текущих интервалов, блок элемента ИЛИ и элемент ИЛИ, причем выход делителя частоты соединен с входом занесения частоты корректора частоты, вход коррекции частоты которого подключен к выходу регистра коррекции, выход корректора частоты соединен с входом формирователя серии импульсов, первый выход которого соединен со счетным входом счетчика адреса, выход переполнения которого соединен со счетным входом счетчика текущего «ремени, выход счетчика адреса соединен с адресным входом блока памяти и с входом дешифратора, выход которого подключен к информационному входу коммутатора адреса и первому входу блока сравнения, второй вход которого соединен с выходом регистра запроса, второй выход формирователя серии импульсов подключен к входу чтения блока памяти, выходы которого подключены к входам регистра констант дополнений и регистра текущих интервалов, выход которого подключен к первому входу первого коммутатора текущих интервалов, к второму входу которого ®

Ф

1 и к первому входу сумматора подключен третий выход формирователя серии импульсов, к второму входу сумматора подключен выход первого коммутатора текущих интервалов, выход сумма- тора соединен с информационным входом регистра суммы, выход которого соединен с информационным входом второго коммутатора текущих интервалов, выход разряда переполнения регистра суммы соединен с первым входом первого элемента ИЛИ и первым инверсным входом элемента запрета, выход блока сравнения подключен к второму входу первого элемента ИЛИ и к второму инверсному входу элемента запрета, выход которого соединен с управляющим входом второго коммутатора текущих интервалов, четвертый выход формирователя серии импульсов подключен к входу записи блока памяти, к третьему входу элемента запрета и к второму входу первого элемента И, выход которого соединен с входом сброса регистра запроса и с управляющим входом ком1103228 мутатора констант дополнений, к информационному входу которого подключен выход регистра констант дополнений, выход второго коммутатора текущих интервалов и коммутатора констант дополнений через блок элементов ИЛИ подсоединены к первому информационному входу блока памяти, выход первого элемента ИЛИ соединен с первым входом первого элемента И, о т л и— ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет обеспечения выдачи оди- . ночных временных интервалов, в него введены триггер цикла, триггер запрета, два элемента И и второй элемент ИЛИ, причем первый вход второго

Изобретение относится к вычислительной технике и может быть исполь" зовано в вычислительных машинах и системах для управления вычислительным процессом в реальном масштабе времени.

Известно программное временное устройство, содержащее генератор импульсов и последовательно соединенные счетчик импульсов, блок набора 10 программы, дешифратор, элементы И и.исполнительные элементы, несимметричный триггер и инвертор (1)Недостатком известного устройства является то, что интервалы времени, отсчитываемые устройством, синхронны, так как используется один аппаратурный счетчик, отсутствует коррекция частоты.

Известно временное устройство, 20 содержащее генератор импульсов, счетчик времени, узлы связи, линию задержки, блоки прерывания, коррекции, обнуления, запроса текущего интервала, элемент ИЛИ, элемент совпадения, 25 программные сумматор и таймер P) .

Недостатком этого счетчика единого времени является то, что коррекция осуществляется с помощью импульсов единого времени, отсчет интервалов 30 времени — программным путем в процессоре в результате снижается произвоЭ дительность вычислительной машины..элемента И соединен с выходом разряда переполнения регистра суммы, второй вход второго элемента И подключен к выходу триггера запрета, информационный вход которого подключен к выходу блока памяти, выход второго элемента И соединен с управляющим входом коммутатора адреса, выход блока сравнения.и выход третьего элемента И через второй элемент ИЛИ подключены к второму информационному входу блока памяти, первый вход третьего элемента И подключен к выходу триггера цикла, информационный вход которого подключен к выходу блока памяти, второй вход третьего элемента И соединен с выходом первого элемента И.

Наиболее близким к изобретению является устройство, содержащее гене-, ратор импульсов, делитель частоты, счетчик текущего времени, регистр коррекции, корректор частоты, формирователь серии импульсов, счетчик адреса, дешифратор, регистр запроса, блок сравнения, блок памяти, коммутатор адреса, регистр текущих интервалов, регистр констант дополнений, первый коммутатор текущих интервалов, сумматор, регистр суммы, элемент И, элемент .запрета, второй коммутатор текущих кнтервалов, коммутатор констант дополнений, блок ИЛИ и элемент ИЛИ, причем выход делителя частоты соединен с входом занесения частоты корректора, частоты, вход коррекции частоты которого подключен к выходу регистра коррекции, выход корректора .частоты соединен с входом формирователя серии импульсов, первый выход которого соединен с входом счетчика адреса, выход переполнения которого соединен с входом счетчика текущего времени, выход счетчика адреса соединен с адресным входом блока памяти и с входом дешифратора, выход которого подключен к информационному входу коммутатора адреса и первому входу блока сравнения, второй вход которого соединен с выходом регистра запроса, второй выход фор1103228 мирователя серии импульсов подключен .к входу чтения блока памяти, выходы которого подключены к входу регистра констант дополнений и регистра текущих интервалов, выход которого под- 5 ключен к информационному входу первого коммутатора регистра интервалов, к управляющему входу которого и к управляющему входу сумматора подключен третий выход формирователя серии

1р импульсов, к информационному входу сумматора подключен выход первого коммутатора текущих интервалов, выход сумматора соединен с входом регистра суммы, выход которого соединен с информационным входом второго коммутатора текущих интервалов, выход разряда переполнения регистра суммы соединен с управляющим входом коммутатора адреса, вторым входом элемента ИЛИ и вторым инверсным входом элемента запрета, выход блока сравнения подключен к первому входу элемента ИЛИ и к первому инверсному

25 входу элемента запрета, выход которого соединен с управляющим входом второго коммутатора текущих интервалов, четвертый выход формирователя серии импульсов подключен к входу записи блока памяти, к третьему входу элемента запрета и второму входу элемента И, выход которого соединен с входом сброса регистра запроса и с управляющим входом коммутатора констант дополнений, к информацион- 35 ному входу которого подключен выход регистра констант дополнений, выходы второго коммутатора текущих интервалов и коммутатора констант дополнений через блок ИЛИ подсоединены

40 к информационному входу блока памяти, выход элемента ИЛИ соединен с первым входом элемента И (3) .

Недостатком известного устройства 45 является отсутствие возможности формирования одиночных интервалов времени, что требует дополнительных затрат машинного времени для организации блокировки формируемой устройст- gp вом циклической последовательности временных интервалов.

Цель изобретения — расширение функциональных возможностей путем обеспечения выдачи одиночных временных интервалов по каналам наряду с циклической выдачей временных интервалов.

Поставленная цель достигается тем, что в устройство отсчета интервалов времени, содержащее генератор импульсов, делитель частоты, счетчик текущего времени, регистр коррекции, корректор частоты, формирователь серии импульсов, счетчик адреса, дешифратор, регистр запроса, блок сравнения, блок памяти, коммутатор адреса, регистр текущих интервалов, регистр констант дополнений, первый коммутатор текущих интервалов, сумматор, регистр суммы, элемент И, элемент запрета, второй коммутатор текущих интервалов, блок элементов ИЛИ и элемент ИЛИ, причем выход делителя частоты соединен с входом занесения частоты корректора частоты, вход коррекции частоты которого подключен к выходу регистра коррекции, выход корректора частоты соединен с входом формирователя серии импульсов, первый выход которого соединен со счетным входом счетчика адреса, выход переполнения которого соединен со счетным входом счетчика текущего времени, выход счетчика адреса соединен с адресным входом блока памяти и с входом дешифратора, выход которого подключен к информационному входу коммутатора адреса и первому входу блока сравнения, второй вход которого соединен с выходом регистра запроса, второй выход формирователя серии импульсов подключен к входу чтения блока памяти, выходы которого подключены к входам регистра констант дополнений и регистра текущих интервалов, выход которого подключен к первому входу первого коммутатора текущих интервалов, к второму входу которого и к первому входу сумматора подкючен третий выход формирователя серии импульсов, к второму входу сумматора подключен выход первого коммутатора текущих интервалов, выход сумматора соединен с информационным входом регистра суммы, выход которого соединен с информационным входом второго коммутатора текущих интервалов, выход разряд» переполнения регистра суммы соединен с первым входом первого элемента ИЛИ и первым инверсным входом элемента запрета, выход блока сравнения подключен к второму входу первого элемента ИЛИ и к второму инверсному входу элемента запрета, выход которого соединен с управляю1103228 щим входом второго коммутатора текущих интервалов, четвертый выход формирователя серии импульсов подключен к входу записи блока памяти, к третьему входу элемента запрета и к вто- 5 рому входу первого элемента И, выход которого соединен с входом сброса регистра запроса и с управляющим входом коммутатора констант дополнений, к информационному входу которого подключен выход регистра констант дополнений, выходы второго коммутатора текущих интервалов и коммутатора констант дополнений через блок элементов ИЛИ подсоединены 15 к первому информационному входу блока памяти, выход первого элемента ИЛИ соединен с первым входом первого элемента И, введены триггер цикла, триггер запрета, два элемен- 20 та И и второй элемент ИЛИ, причем первый вход второго элемента И соединен с выходом разряда переполнения регистра суммы, второй вход второго элемента И подключен к выходу триггера запрета, информационный вход которого подключен к выходу блока памяти, выход второго элемента И соединен с управляющим входом коммутатора адреса, выход блока сравнения 30 и выход третьего элемента И через второй элемент ИЛИ подключены к второму информационному входу блока памяти, первый вход третьего элемента И подключен к выходу триггера цик-З5 ла, информационный вход которого подключен к выходу блока памяти, второй вход третьего элемента И соединен с выходом первого элемента И.

На фиг. f представлена функцио- 40 нальная схема устройства отсчета интервалов времени; на фиг. 2-6— блок-схема алгоритма работы устройства.

Устройство содержит генератор 1 импульсов, делитель 2 частоты, корректор 3 частоты, регистр 4 коррекции, вход 5 коррекции устройства, формирователь 6 серии импульсов, 50 счетчик 7 адреса, дешифратор 8, блок 9 памяти, счетчик 10 текущего времени, выход 11, блок 12 сравнения, коммутатор 13 адреса, регистр 14 запроса, вход 15, регистр 16 текущих интервалов, регистр 17 констант

55 дополнений, коммутатор 18 констант дополнений, коммутатор 19 текущих интервалов, сумматор 20, регистр 21 суммы, коммутатор 22 текущих интервалов, элемент 23 запрета, элементы ИЛИ 24, 2S, элемент И 26, блок 27 элементов ИЛИ, адресный выход 28, элемент И 29, триггер 30 цикла, элемент ИЛИ 31, триггер 32 запрета.

Расшифровка сокращений на блоксхеме алгоритма следующая:

Хс - хронирующая серия;

Nèí — номер интервала; инт

RGqan регистр запроса (бл 14); (КС о„) — содержимое регистра запроса;

Пр.р. — признак равенства номеров интервалов, формируемых бл 18, и запрашиваемого по шине 15;

KSM — первый коммутатор текущин интервалов (бл 19);

RG ТИ вЂ” регистр текущего интервала (бл. 16);

RG КД вЂ регистр кода дополнений (бл 17);

К 18 — коммутатор 18;

P.np.SM — разряд переполнения сумматора;

Пр.пер. — признак переполнения сумматора (бл 21);

К 22 — коммутатор 22;

Пр.зап.КД вЂ” признак записи кода дополнения;

Пр.зап.ТИ вЂ” признак записи кода текущего интервала;

Код ТИ вЂ” код текущего интервала, поступающий в блок памяти 9;

Пр. ц — признак цикличности;

RG lj — регистр цикла (бл 30);

Пр.выд. — признак выдачи информации по шине 28 через коммутатор 13.

Устройство работает следующим образом.

В регистр коррекции 4 заносится константа коррекции по входу 5, кото рая определяется исходя из требований к частоте заполнения счетчиков времени. Генератор 1 вырабатывает опорную частоту, которая через делитель 2 поступает на вход корректора 3. В корректоре 3 осуществляется циклическое сложение константы коррекции, он позволяет изменять частоту формирования тактовых импульсов программным путем.

228

7 1103

Сигналы переполнения с выхода корректора 3 выдаются с частотой, которая требуется для работы счетчика адреса 7. В формирователе серии импульсов 6 по приходу каждого импульса с корректора 3 вырабатывается .распределенная во времени серия импульсов для управления устройства. Импульс с первого выхода формирователя серии импульсов 6 поступает на вход 10 счетчика адреса 7, где формируется адрес интервала, который поступает на адресный вход блока памяти 9.

При приходе импульсов с второго выхода формирователя серии импульсов 6 15 на вход чтения блока памяти 9 происходит считывание значения временного интервала в регистр текущих,интервалов 16, признака запрета в триггер запрета 32, кода константы дополне- 2р ния в регистр констант дополнений и признака цикличности в триггер цикла 30. Код текущего интервала поступает на информационный вход коммутатора текущих интервалов 19, с прихо- 25 дом импульса с третьего выхода формирователя серии импульсов 6 происходит суммирование значения текущего интервала с единицей в сумматоре 20 и образуется новое значение текущего щ интервала, которое записывается в регистр суммы 21.

Если не закончен отсчет интервалов, то в разряде переполнения регистра суммы 2 1 будет ноль. Импульс с четвертого выхода формирователя серии импульсов 6 через элемент запрета 23, при отсутствии сигнала за" проса с блока сравнения 12, откроет коммутатор 22 и через блок 27 код

40 текущего интервала поступает на первый информационный вход блока памяти 9. Одновременно импульс с четвер того выхода формирователя серии импульсов 6 поступает на вход записи

45 блока памяти 9 и происходит запись нового значения текущего интервала.

Если закончен отсчет интервалов, то сигнал с выхода разряда переполнений регистра суммы 2 1 запретит прохождение импульса через элемент запрета 23 и через элемент ИЛИ 24 откроет элемент И 26. На второй вход элемента И 26 приходит сигнал с четвертого выхода формирователя серии импульсов 6. Сигнал с выхода элемента И 26 открывает коммутатор 18 и через блок элементов ИЛИ 27 на первый информационный вход блока памяти 9 поступает значение кода константы дополнения с регистра дополнений 17. Сигнал с выхода элемента И 26 также открывает элемент И 29 и через элемент ИЛИ 3 1 на второй информационный вход блока памяти 9 поступает значение признака цикличности с триггера цикла 30. Нулевое состояние триггера цикла 30 соответствует выдаче единичного интервала, а единичное состояние — циклической выдаче интервалов.

Соответствующее состояние триггера цикла 30 записывается на место признака запрета в блоке памяти 9. Одновременно сигнал с четвертого выхода формирователя серии импульсов 6 поступит на вход записи блока памяти 9, где на место значения текущего интервала и признака запрета запишется константа дополнения и признак цикличности. Сигнал с разряда переполнения регистра суммы 2 1 при отсутствии запрета с триггера запрета 32 через элемент 25 поступит на управляющий вход коммутатора адреса 13 на инт формационный вход которого приходят сигналы, указывающие номер временного канала, с выходов дешифратора 8.

Сигнал с выхода коммутатора адреса 13 поступает на выход 28 для связи с устройством управления вычислительной машины и указывает номер временного канала, которые закончил отсчет .интервала времени. Сигнал в триггер запрета 32 поступает из блока памяти 9. На этом работа первого временного канала устройства заканчивается.

При приходе следующего импульса с корректора частоты 3 на вход формирователя серии импульсов 6 значение счетчика адреса 7 увеличивается на единицу. Работа второго временного канала происходит аналогично работе первого канала. Число временных каналов устройства К=2 где К вЂ” разряд) ность счетчика адреса 7. При переполнении счетчика адреса 7 с выхода ,переполнения на вход счетчика текущего времени поступит импульс увелит чивающий его содержание на единицу.

Информация о текущем времени может сниматься со счетчика текущего времени 10, а младшие разряды со счетчика адреса 7. При переполнении счетчика текущего времени 10 по шине 11 выдается сигнал, который поступает в устройство управления ЦВМ для соот1103228

10 l0

Произведем оценку производительнос35 ти базовой системы ЦВМ с использованием устройства отсчета интервала времени без одиночной выдачи временветствующей коррекции программно организованного счетчика текущего времени. Запуск отсчета интервала времени осуществляется по шине 15, В регистре запроса 14 соответствующий разряд устанавливается в единицу.

С выхода регистра запроса 14 сигналы поступают на вход блока сравнения 12 и при совпадении номера временного канала, установленного в счетчике адреса 7, с номером установленного разряда в регистре запроса 14 сигнал с выхода блока сравнения 12 поступит через элемент ИЛИ 24 и элемент И 26 на коммутатор 18, на 15 вход которого поступает константа дополнения с регистра констант дополнений 17. С выхода коммутатора 18 константа дополнений через элемент ИЛИ 27 поступает на первый информационный вход блока памяти 9. Одновременно на второй информационный вход блока памяти 9 поступает сигнал разрешения выдачи интервала с выхода блока сравнения 12 через эле- 2 мент ИЛИ 3 1. В результате независимо от состояния выбранного временного канала произойдет запись содержимого регистра дополнений 17 в блок памяти 9 на место значения текущего 30 интервала, в блок памяти 9 на место значения признака запрета. Это соответс гвует запуску соответствукицего временного канала. После запуска установленный разряд в регистре за3S проса 14 сбрасывается импульсом с выхода элемента И 26.

В результате любой временной канал может быть запущен с любого момента времени по запросу, причем 40 в зависимости от значения признака цикличности осуществляется либо одиночный отсчет временных интервалов, либо циклический отсчет. Использование коррекции частоты позволяет по- 45 лучить заданный квант отсчитываемого временного интервала независимо от значения частоты генератора импульсов. Реализация функции многоканального счетчика на одном оборудовании

50 позволяет уменьшить аппаратурные затраты и отказаться от программного отсчета временных интервалов, что повьплает производительность ЦВМ. ных интервалов и новой системы ЦВМ с использованием предлагаемого уст- ройства при решении задачи управления системой по заданной циклограмме.

Коэффициент повышения производительности системы К определяетсяWg Тр

7 р где W 1, W — производительность сравниваемых базовой и новой систем;

Т, — время решения задачи на базовом варианте (=12 мс);

Т вЂ” время решения задачи на рg новой системе.

Bpe T р Й Тр определяются

Тр, -Tp>+T„<„

Трг Тр.+Тп, ° где Тр — время вычислительного процесса задачи;

Тп„„ — время, затрачиваемое на размаскирование и маскирование соответствующих разрядов устройства прерываний в базовой системе;

Тп =0 — в новой системе, так как введена аппаратурная блокировка.

В данной задаче используется от1счет 9 одиночных интервалов времени.

Время Т„ 1 в .базовой системе определяется для критического случая, когда все запросы на данные интервалы приходят во время решения задачи на одном шаге:

Т,,р, — 2 ° П tQQQ ф где д „ — время выполнения операции посылки соответствующей маски в ЦИАС.

Т, =2 9 40=720 мкс

Время вычислительного процесса:

Тдрз =12000-720=11280 мкс.

Коэффициент повышения производительности системы:

К= — — -=106.

Таким образом, использование предлагаемого устройства путем расширения функциональных возможностей и перераспределения функций с процессора на устройство отсчета интер. валов повышает производительность системы на 6Х.

Кроме того, значительно расширяется возможность автономного использования предлагаемого устройства. По

11

1103228

12 оборудованию оно сравнимо с грототипом. Следовательно, его использование эффективно при необходимости отсчета большого числа одиночных интервалов времени. Эффективность использования предлагаемого устройства про порциональна числу формируемых временных интервалов.

1103228

Фиг.2

3 103228

ЙиУСЬ имФорнациц щ д у

8 Р иклФы и триггеры и, .Ч Ф, J2

1103228

1103228 каз 4981/37 одписное

Фылиал ППП Патент", r. Ужгород, ул. Проектная, 4