Адаптивный нейроноподобный элемент

Адаптивный нейроноподобный элемент

Иллюстрации

Показать все

Реферат

 

1. АДАПТИВНЫЙ НЕЙРОНОПОДОБНЫЙ ЭЛЕМЕНТ, содержащий входные ключи , информационные входы которых являются соответствующими входами элемента , а информационные выходы подключены к входам суммирующего интегратора , входные интеграторы по числу входов элемента и преобразователь напряжения в частоту, выход которого является выходом элемента, отличающийся тем, что, с целью повьшения точности работы элемента, он содержит интегратор коррекции, интегратор кратковременной памяти, интегратор длительной памяти, элемент ИЛИ, зарядно-разрядные цепи, выполненные в виде параллельно включенных диодно-резистивных цепочек , состоящих из последовательно соединенных, резисторов и встречнонаправленных диодов, а также ключи входной памяти и ключи коррекции по числу входов элемента, подключенные информационными входами через соответствующие зарядно-раэрядные цепи к соответствующим.входам элемента , а информационными выходами к входам соответствуквдих входных интеграторов, выходы которых подсоединены к управляющим входам входных ключей, входы интеграторов коррекции и кратковременной памяти соединены с выходом преобразователя напряжения в частоту, информационный вход которого подключен к выходу суммирующего интегратора, выход ийтегратора коррекции подсоединен к управляющим входам ключей коррекци, а первый выход интегратора кратковременной памяти и выход интегратора длительнойпамяти подключены к соответствующим входам элемента ИЛИ, выход которого соединен с управляющими входами ключей входной памяти, информационный вход интегратора длительной памяти подключен к второму выходу интегратора кратковременной . памяти. 2.Элемент по п.1, отличающий с я тем, что в нем интегра.тор коррекции содержит блемент аналоговой памяти, зарядно-разрядную цепь и триггер, выход которого является выходом интегратора, а вход соединен с входом элемента аналоговой памяти и через зарядно-разрядную С .цепь подклЕочен к входу интегратора. 3.Элемент по п. 1, о т л и ч а ю щ и и с я тем, что в нем интегратор кратковременной памяти содержит элемент аналоговой памяти, зарядную цепь, выполненную в виде последовательно соединенных резистора и диода , и триггер, выход которого является первым выходом интегратора, а вход соединен с входом элемента аналоговой памяти, с вторым выходом интегратора и через зарядную цепь с его входом. 4.Элемент поп.1, отличаю щ и и с я тем, что в нем интегратор длительной памяти содержит элемент памяти, первый и второй триггеры , источник напряжения и ключ, вход которого подключен к источнику напряжения, управляющий вход подключен к выходу первого триггера, а выход соединен с входом элемента памяти и входом второго триггера, выход которого является выходом интегратора , вход первого-триггера является входом интегра ора.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

А (19) (11) 3(51) 0 06 G 7/6 0

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЦТИЙ (21) 34171?9/18-24 (22) 05.04.82 (46) 15.07.84. Бюл. Л - 26 (72) О.К.Кравцов (53) 681.3(088.8) (56) 1. Авторское свидетельство СССР

Р 647699, кл. G 06 G 7/60, 1976.

2. Авторское свидетельство СССР

Р 283700, кл. G 06 0 7/60, 1970 (прототип). (54)(57) 1. АДАПТИБН61Й НЕЙРОНОПОДОБН61Й ЭЛЕМЕНТ, содержащий входные ключи, информационные входы которых являются соответствующими входами элемента, а информационные выходы подключены к входам суммирующего интегратора, входные интеграторы по числу входов элемента и преобразователь напряжения в частоту, выход которого является выходом элемента, о т л и ч а ю шийся тем, что, с целью повышения точности работы элемента, он содержит интегратор коррекции, интегратор кратковременной памяти, интегратор длительной памяти, элемент ИЛИ, зарядно-разрядные цепи, выполненные в виде параллельно включенных диодно-резистивных цепочек, состояи!их из последовательно соединенных резисторов и встречнонаправленных диодов, а также ключи входной памяти и ключи коррекции по числу входов элемента, подключенные информационными входами через соответствующие зарядно-разрядные цепи к соответствующим. входам элемента, а информационными выходами к входам соответствующих входных интеграторов, выходы которых подсоединены к упраВляющим входам входных

Ключей, входы интеграторов коррекции и кратковременной памяти соединены с выходом преобразователя напряжения в частоту, информационный вход которого подключен к выходу суммирующего интегратора, выход интегратора коррекции подсоединен к управляющим входам ключей коррехци а первый выход интегратора кратковременной памяти и выход интегратора длительной памяти подключены к соответствующим входам элемента ИЛИ, выход которого соединен с управляющими входами ключей входной памяти, информационный вход интегратора длительной памяти подключен к второму выходу интегратора кратковременной . памяти.

2. Элемент по п.1, о т л и ч а ю шийся тем, что в нем интегратор коррекции содержит Ьлемент аналоговой памяти, зарядно-разрядную цепь и триггер, выхоц которого является выходом интегратора, а вход соединен с входом элемента аналоговой памяти и через зарядно-разрядную цепь подключен к входу интегратора.

3. Элемент по п. 1, о т л и ч а ю шийся тем, что в нем интегратор кратковременной памяти содержит элемент аналоговой памяти, зарядную цепь, выполненную в виде последовательно соединенных резистора и диода, и триггер, выход которого является первым выходом интегратора, а вход соединен с входом элемента аналоговой памяти, с вторым выходом интегратора и через зарядную цепь с его входом.

4. Элемент по п.1, о т л и ч а ю шийся тем., что в нем интегратор длительной памяти содержит элемент памяти, перВый и второй триггеры, источник напряжения и ключ, вход которого подключен к источнику напряжения, управляющий вход подключен к выходу первого триггера, а выход соединен с входом элемента памяти и входом второго триггера, выход которого является выходом интегратора, вход первого-триггера является входом интегратора.

1103259

20

Цель и зобретения — повышение точности работы элемента.

Постанленная цель достигается тем, что нейроноподобный элемент, содержащий входные ключи, информационные входы которых являются соответствующими входами элемента, а информационные выходы подключены к входам суммирующего интегратора, входные интеграторы по числу входов элемента и преобразователь напряжения в частоту, выход которого явля- 40 ется выходом элемента, содержит интегратор коррекции, интегратор кратконрег1енной памяти, интегратор длительной памяти, элемент ИЛИ, зарядно-разрядные цепи, выполненные в ни- 45 де параллельно включенных диоднорезйстивных цепочек, состоящих из последовательно соединенных резисторов и встречно направленных диодов, а также ключи входной памяти и ключи коррекции по числу входов элемента, подключенные информационными входами через соответствующие зарядно-разрядные цепи к соответствующим нходам элемента, а информационными выходами — к входам соответствующих входных интеграторов, выходы которых подсоединены к управляющим входам входных ключей, входы интеграторов коррекции и кратковременной памяти соединены с выходом 60 преобразователя напряжения в частоту, информационный вход которого подключен к выходу суммирующего интегратора, выход интегратора коррекции подсоединен к управляющим входам клю- i g5

Изобретение относится к адаптивным нейроноподобным элементам, гложет быть использовано в робототехнике и кибернетике в качестве базового элемента при создании адаптивных и самообучающихся сетевых управляющих систем.

Известно нейроноподобное устройство, содержащее блоки синаптической проводимости, блоки пространственновременного суммирования и блок адаптации порога нейрона (1) .

Такое устройство относительно сложно и не обеспечивает корректировки синаптической проводимости после обучения.

Наиболее близким к изобретению является нейроноподобный элемент, содержащий входные интеграторы, выходы которых через управляемые входные ключи подключены к вхоцам суммирующего интегратора и выходной преобразователь напряжения н частоту (2) .

С)днако такой элемент не обеспечивает возможности корректировки состояния входных ключей и, как следствие, имеет недостаточно высокую точность. чей коррекции, а первый выход интегратора кратковременной памяти и выход интегратора длительной памяти подключены к соответствующим входам элемента ИЛИ, выход которого соединен с управляющими входами ключей входной памяти, информационный вход интегратора длительной-памяти подключен к второму выходу интегратора кратковременной памяти.

Интегратор коррекции содержит элемент аналоговой памяти, зарядноразрядную цепь и триггер, выход которого является выходом интегратора, а вход соединен с входом элемента

3 аналоговой памяти и через зарядноразрядную цепь подключен к входу ин-. тегратора.

Интегратор кратковременной памяти соцержит элемент аналоговой памя— ти, зарядную цепь, выполненную в виде последовательно соединенных резистора и диода, и триггер, выход которого является первым выходом интегратора, а вход соединен с входом элемента аналоговой памяти, с вторым выходом интегратора и через зарядную цепь с его входом.

Интегратор длительной памяти содер>кит элемент памяти, первый и второй триггеры, источник напря>кения и ключ, вход которого подключен к чсточнику напряжения, управляющий вход подключен к выходу первого триггера, а выход соединен с входом элемента памяти и входом второго триггера, выход которого является выходом интегратора, нход первого триггера является входом интегратора.

На чертеже приведена схема адаптивного нейроноподобного элемента.

Элемент содержит входные ключи 1, ключи 2 нхоцной памяти, ключи З.коррекции, входные интеграторы 4, преобразователь 5 напряжения н частоту, суммирующий интегратор б, интегратор

17 коррекции, интегратор 8 кратковре менной памяти, интегратор 9 длительной памяти, элемент ИЛИ 10, триггер

11 входных интеграторов 4, входы 12, выход 13, источник 14 напряжения, элемент 15 памяти (длительной) и триггеры 16 и 17 интегратора 9 длительной памяти, триггер 18, заряд. но-разрядную цепь 19 и элемент 20 аналоговой памяти интегратора 7 кор- рекции, зарядную цепь 21, триггер

22 и элемент 23 аналоговой памяти (кратковременной) интегратора 8 кратковременной памяти, к гюч 24 интегратора 9 длительной памяти.

Адаптивный нейроноподобный элемент работает следующим образом.

В исходном состоянии элемента ключи 1, 3 и 24 находятся в непроводящем состоянии, ключи 2 — в проводящем состоянии. На ныходах всех

1103259 триггеров 11, 16, 17, 18 и 22 низкий уровень, т.е. логический ноль.

Зарядно-разрядная цепь 19 интегратора 7 коррекции обеспечивает заряд до уровня срабатывания триггера 18 за 2-3 самых редких импульса и разряд до уровня отпускания — за

2-3 периода между ними.

Зарядная цепь 21 обеспечивает заряд элемента 23 памяти за 10-20 редких импульсов до уровня срабатывания триггера 22 и за .50-100 — до уровня срабатывания триггера 16.

Время разряда элемента 23 памяти определяется токами утечки и на нес- 15 колько порядков больше времени заряда.

Входные зарядно-разрядные цепи 19 обеспечивают заряд элементов памяти входных интеграторов 4 за 10-20 ред ких импульсов до уровня срабатывания триггеров 11 и разряд до уровня отпускания — за 10-20 периодов между ними.

Зарядно-разрядные цепи 19 обеспечивают заряд и разряд элементов памяти через ключи 3 за время в 1020 раз больше, чем через ключи 2.

Триггеры 11, 17 и 16 срабатывают, т.е. выдают сигнал логической единицы, при уровне входного сигнала примерно 0,8 уровня единицы, а сбрасываются, т.е. выдают сигнал логического нуля, при уровне сигнала ниже логического нуля.

Триггер 22 срабатывает при достижении 0,5 уровня логической единицы.

Отпускание происходит подобно отпусканию триггеров 11. Преобразователь

5 напряжения в частоту имеет зону нечувствительности, а в оставшейся 40 части рабочего диапазона вырабатыва« ет импульсы с частотой, пропорциональной сигналу управления.

Входы 12 элемента. обычно подключены к выходам таких же элементов, 45 поэтому на них подаются импульсные сигналы в диапазоне частот (0,35+

+1,00)F -м постоянной длительности и амплитуды. Между собой входные импульсы не синхронизированы. 50

В зависимости от назначения элемента резисторы на входах суммирующего интегратора б подбираются таким образом, чтобы сигналы проходили через элемент при наличии сигналов хотя бы на одном, двух или большинстве входов.

Импульсы, поступающие на входы

12, вызывают рост напряжения на накопителях входных интеграторов 4 до 60 тех пор, пока не сработают триггеры

11 и не переведут ключи 1 в проводящее состояние.

Импульсы с входов 12 поступают через ключи 1 на входы суммирующего интегратора 6, на его выходе вырабатывается напряжение, которое обуславливает появление импульсов некоторой частоты на выходе 13. Эта частота зависит от количества и частоты входных сигналов. После снятия сигналов на входах 12 сигналы на выходе 13 через время задержки также исчезают.

Появление сигналов на выходе 13 вызывают рост напряжения на элементах 20 и 23 памяти. В том случае, если время генерирования сигналов на выходе 13 было достаточно длительным, что является признаком прохождения через элемент потока рабочей информации, то срабатывает прежде всего триггер 22, который через элемент ИЛИ 10 переводит ключи 2 в непроводящее состояние, чем обеспечивает запоминание состояния входов элемента по крайней мере на время разряда элемента 23 памяти. °

Те входы 12 элемента, на которых не было достаточно интенсивных сигналов, остаются отключенными от входов суммирующего интегратора 6, а элементы памяти соответствующих входных интеграторов 4 остаются незаряженными.

Триггеры 11 после включения с помощью собственных цепочек резисторов, поддерживающих напряжение вы.ше уровня отпускания, становятся на самоблокировку.

Однако в дальнейшем, при переда- че через элемент, находящийся в состоянии памяти, некоторой информации возможна незначительная коррекция состояния входов.

Это происходит в том случае, если в режиме памяти почти через все включенные входы проходят сигналы.

При этом срабатывает триггер 18 и переводит ключи 3 в проводящее состояние. Если оказалось, что при перВичном запоминании один-два входа были включены или не включены неправильно, то через соответствующие зарядно-разрядные цепи 19 обеспечивается возможность откорректировать эту ошибку, но для этого нужно уже значительно больше времени.

В том случае, если через элемент передаются сигналы настолько долго, что срабатывает триггер 16 интегратора 9 длительной памяти, то- с помощью ключа 24 к источнику 14 напряжения подключается элемент 15 длительной памяти. В результате обеспечивается весьма длительное запоминание рабочего состояния элемента.

Однако при длительном„неиспользовании элемента в рабочих каналах передачи информации, что свидетельствует о ненадобности созданной цепи, и, элемент 23 кратковременной памяти и,, в конце концов, элемент 15 дли1103259

Составитель A.Ìàñëoâ

Редактор Л.Алексеенко Техред A.Ач

Корректор Л.Пилипенко

Заказ 5031/39 Тираж 699

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4 тельной памяти разряжаются до уровня отпускания. Таким образом, обеспечивается возврат элемента в исходное состояние,.а ненужная информация стирается.

Предлагаемый адаптивный нейроноподобный элемент обеспечивает накопление и передачу информации, запоминание, коррекцию и возврат в исходное состояние.