Устройство для умножения

Устройство для умножения

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ содержащее сумматор, вычитатель, блок памяти, причем вход первого операнда устройства соединен с первыми входами сумматора и вычитателя, вторые входы которых соединены с входом второго операнда устройства, отличающееся тем, что, с -целью сокращения оборудования, в него введены селектор и дополнительный вычитатель, причем выход сумматора соединен с первым входом селектора, второй вход которого соединен с выходом вычитателя , выход селектора подсоединен к входу блока памяти, выходкоторого соединен с входом дополнительного вычитателя, выход которого является выходом устройства.

СОКИ СОВЕТСНИХ

О ИЧЮ

РЕСПУБЛИК

OQ Qf) gag G06F 7

ОПИСАНИЕ ИЗОБРЕТЕНИЯ .

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТЗФ (21) 3551487/18-24 (22) 11.02.83 . (46) 23.07.84. Вюл, Р 27 (72) А.В. Романенко и А.С. Суворов (71) Кишиневский политехнический институт им. С.Лазо (53) 681.325(088.8) (56) 1. Приборы и элементы автоматики и вычислительной техники. Экспресс информация, 1981, N - 6, реф. 24, с. 10, р. 2.

2, IEEE Transactions on Computers.

Vol, С-29, NO, 3 March, 1980 (прототип) . (54) (57) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ, содержащее сумматор, вычитатель, блок памяти, причем вход первого операнда устройства соединен с первыми входами сумматора и вычитателя, вторые входы которых соединены с входом второго операнда устройства, о т л и ч а ющ е е с я тем, что, с .целью сокращения оборудования, в него введены селектор и дополнительный вычитатель, причем выход сумматора соединен с первьпк входом селектора, второй вход которого соединен с выходом вычитателя, выход селектора подсоединен к входу блока памяти, выход которого соединен с входом дополнительного вычитателя, выход которого является выходом устройства.

1104509 t0

На чертеже изображена структурная схема предлагаемого устройства для умножения.

Устройство содержит сумматор 1, вычитатель 2, блок 3 памяти; селек- 55 тор 4, дополнительный вычитатель 5.

Устройство работает следующим об разом.

Изобретение относится к вычислительной технике и может быть исполь" зовано в устройствах цифровой обработки сигналов различного назначения.

Известно цифровое устройство для выполнения операции умножения содержащее блок памяти емкостью (2 х2п)

2п бит, где и — разрядность операндов 11),.

Недостатком данного устройства является большой объем требуемой памяти, который является определя-, ющим для габаритов устройства и приводит к значительному увеличению трудоемкости программирования блока памяти.

Наиболее близким к изобретению по технической сущности является цифровое устройство для выполнения операции умножения, содержащее сумматор, вычитатель, блок памяти, при- 10 чем вход первого операнда устройства соединен с первыми входами сумматора и вычитателя, вторые входы которых соединены с входом второго операнда устройства (21 .

Недостатком известного устройства является большой обт ем требуемой памяти, складывающийся из требуемых емкостей двух блоков памяти, равных (2 x2n) бит и 1 2 x(2n-2)) бит соответственно, Целью изобретения является сокращение объема оборудования, Поставленная цель достигается тем, что в устройство для умножения, содержащее сумматор, вычитатель, блок памяти, причем вход первого операнда устройства соединен с первыми входами сумматора и вычитателя, вторые входы которых соединены с входом второго 4О операнда устройства, введены селектор и дополнитепьный вычитатель, причем выход сумматора соединен с первым входом селектора, второй. вход которого соединен с выходом вычитателя, вы-45, ход селектора соединен с входом блока памяти, выход которого соединен с входом дополнительного вычитателя, выход которого является выходом устройства °

Умножение производится по методу цифрового четвертьквадратичного пере множения, основанному на равенстве:

xv = — ((х + т) — (х — т> ) = — 1

4 (х + т) (х — () 4 4

Операнды Х и Y разрядности и, участвующие в операции умножения, поступают.на входы сумматора 1 и вычитателя 2. На их выходах получаются вели- чины, равные X + Y и Х вЂ” Y соответственно. Селектором 4 выходы сумматора 1 и вычитателя 2 по очереди подключаются к.входу блока 3 памяти.

Сначала на вход блока 3 памяти поступает величина X + Y, на его выходе появляется соответствующая ей величина (Х + 7) /4, которая хранится в дополнительном вычитателе 5. Затем на вход блока 3 памяти поступает величина Х вЂ” Y, на его выходе появляется соответствующая ей величина (Х вЂ” Y) /4, которая вычитается в до— полнительном вычитателе 5 из величины (Х + Y) /4. В результате на выходе дополнительного вычитателя 5 имеем произведение XY. Следует отметить, что множество значений (Х вЂ” 7) /4, соответствующих величине Х вЂ” Y является подмножеством множества значений (X + Y) /4, соответствующих величине Х + Y. Это и позволяет объединить их в одном блоке памяти, емкость которого определяется количест вом элементов лишь второго множества.

Предлагаемое устройство для умножения позволяет выполнять эту операцию со скоростью, свойственной устройствам на основе ПЗУ, но при значительно меньшем объеме памяти. Выигрыш в объеме памяти составляет по отношению к 11)

2 " х2п 22"

2 (раз) г- гп г+

У а по отношению к (2)

1Н1 Я

«Ь

2 х2п+ 2 (2п-2) 3- п

2" х2п (раз)е что для больших и составляет 1,5 раза. Уменьшение объема памяти дает возможность примерно во столько же раз уменьшить габариты всего устрой1104509

Составитель Л. Медведева

Редактор С. Патрушева Техред Т.Маточка

Корректор А. Ференц

Заказ 5261/35 Тираж 699

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4 ства и трудоемкость программирования

ПЗУ. Существенной особенностью предлагаемого устройства является то, что его можно реализовать на серийно выпускаемых интегральных ПЗУ со стандартной организацией.