1104522 - Устройство для решения игровых задач на вычислительных сетях

Устройство для решения игровых задач на вычислительных сетях

Иллюстрации

Показать все

Реферат

1. УСТРОЙСТВО ДЛЯ РЕШЕНИЯ ИГРОВЫХ ЗАДАЧ НА ВЫЧИСЛИТЕЛЬНЫХ СЕТЯХ, содержащее блок управления, селектор ветви сети,селектор узла сети и модель сети,включающую модели ветвей, о тличающееся тем, что, с целью расширения функциональных возможностей устройства путем обеспечения возможности решения задач теории дифференциальных игр, в него введены блок формирования параметров движения , включающий четыре регистра сдвига и три элемента задержки, блок формирования параметров управления, включающий два регистра сдвига, два формирователя дополнительного кода и сумматор, блок формирования, приращений координат, включающий четыре формирователя дополнительного кода, четыре регистра сдвига, семь сумматоров, два формирователя модуля, три триггера и восемь элементов И, блок формирования приращений функционала, включающий счетчик, формирова.тель модуля, три сумматора, два формирователя дополнительного кода, два коммутатоIn ейышогЕйА ра, регистр сдвига, два триггера, эле мент ИЛИ, элемент НЕ и семь элементов И, селектор ветви сети содержит две схемы сравнения, три триггера, два элемента задержки, два элемента ИЛИ, одиннадцать элементов И и два элемента НЕ, селектор уз.ла сети содержит три счетчика и три дешифратора, модель сети дополнительно содержит модели уэлов, причем модели узлов и модели ветвей соединены согласно топологии сети, модель узла включает три счетчика, три триггера, шесть элементов И, четыре элемента ИЛИ и элемент ИЛИ-НЕ, модель ветви включает три триггера, девять элементов И, элемент ИЛИ и три элемента индикации, (Л блок управления содержит генератор импульсов, распределитель импульсов, генератор одиночных импульсов, счетчик , регистр сдвига, четыре триггера, четыре элемента И, четыре эле.мента ИЛИ, восемь коммутаторов, два элемента индикации, два элемента задержки , элемент НЕ и группу элементов ин4 СП дикации, причем выход генератора импульсов соединен с первым входом ю первого элемента И блока управления, N5 входом распределителя импульсов, синхронизирующими входами регистров сдвига и элементов задержки блока формирования параметров управления, синхронизирующими входами регистров сдвига блока формирования параметров движения, синхронизирующими входами регистров сдвига и формирователей модуля блока формирования приращений координат, синхронизирующими входами регистра сдвига и формирователя модуля блока формирования приращений функционала, синхронизирующими входя

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

„„SU„„1104522

3(51) 0 06 F 15/20

1 »

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ. ИЗОБРЕТЕНИЙ И ОТНРЬГГИЙ (21) 3472166/18-24 (22) 16.07.82 (46) 23.07.84. Бюл. М - 27 (72) В.В. Васильев и В.Л. Баранов (71) Институт проблем .моделирования в энергетике АН Украинской ССР (53) 681.333(088.8) (56) 1. Авторское свидетельство СССР

Р 517028, кл. С 06 С 7/48, 1976.

2. Авторское свидетельство СССР

Ф 652566, кл. G 06 F 15/20, 1975.

3. Авторское свидетельство СССР

N - 717790, кл. С 06 G 7/48, 1976 (про тотип). (54) (57) 1. УСТРОЙСТВО ДЛЯ РЕШЕНИЯ ИГРОВЫХ ЗАДАЧ НА ВЫЧИСЛИТЕЛЬНЫХ СЕТЯХ, содержащее блок управления, селектор г ветви сети, селектор узла сети и модель сети, включающую модели ветвей, о тл и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей .устройства путем обеспече- . ния возможности решения задач теории дифференциальных игр, в него введены блок формирования параметров движения, включающий четыре регистра сдвига и три элемента задержки, блок формирования параметров управления, включающий два регистра сдвига, два формирователя дополнительного кода и сумматор, блок формирования приращений координат, включающий четыре формирователя дополнительного кода, четыре регистра сдвига, семь сумматоров, два формирователя модуля, три триггера и восемь элементов И, блок формирования приращений функционала, включающий счетчик, формирователь модуля, три сумматора, два формирователя дополнительного кода, два коммутатора, регистр сдвига, два триггера, эле" мент ИЛИ, элемент НЕ и семь элементов

И, селектор ветви сети содержит две схемы сравнения, три триггера, два элемента задержки, два элемента ИЛИ, одиннадцать элементов И z» два элемента НЕ, селектор узла сети содержит три счетчика и три дешифратора, мо- дель сети дополнительно содержит модели узлов, причем модели узлов и модели ветвей соединены согласно топологии сети, модель узла включает три счетчика, три триггера, шесть элементов И, четыре элемента ИЛИ и элемент ИЛИ-НЕ, модель ветви включает три триггера, девять элементов И, о элемент ИЛИ и три элемента индикации, блок управпения содержит генератор импульсов, распределитель импульсов, генератор одиночных импульсов, счетчик, регистр сдвига, четыре триггера, четыре элемента И, четыре элемента

Фаад

ИЛИ, восемь коммутаторов, два элемента индикации, два элемента задержки, элемент НЕ и группу элементов ин- СР дикации, причем выход генератора им- МЬ пульсов соединен с первым входом Сл первого элемента И блока управления, (Я входом распределителя импульсов, (Я синхронизирующими входами регистров сдвига и элементов задержки блока формирования параметров управления, синхронизирующими входами регистров сдвига блока формирования параметров движения, синхронизирующими входами регистров сдвига .и формирователей модуля блока формирования приращений координат, синхронизирующими входами регистра сдвига и формирователя модуля блока формирования приращений функционала, синхронизирующими входа1104522 ми схем сравнения и элементов задержки селектора ветви сети и вторыми входами третьих элементов И модулей узлов сети, выходы распределителя импульсов блока управления через группу входов первого коммутатора блока управления соединены с соответствующими входами первого элемента ИЛИ блока управления, выход е-го разряда распределителя импульсов блока управления соединен с тактовым входом генератора одиночных Импульсов, входом синхронизации регистра сдвига блока управления, нулевым входом первого триггера блока управления, входом первого элемента задержки блока управления, входом сброса сумматора блока формирования параметров управления, входами сброса сумматоров, формирователей модуля и нулевыми входами триггеров блока формирования приращений координат, входами сброса сумматоров, первым входом сброса формирователя модуля, первыми входами первого и второго элементов И блока формирования приращений функционала„ вторыми входами первого и третьего элементов И, третьим входом второго элемента И и первыми входами триггеров селектора ветви сети, вторыми входами пятого и шестого элементов И каждой модели узла сети, выход первого элемента ИЛИ блока управления соединен с первым входом второго элемента И блока управления, второй вход которого подключен к единичному выходу первого триггера блока управl ления, входы группы элементов индикации блока управления соединены с выходами счетчика блока управления, информационный вход которого соединен с выходом первого элемента И блока управления, второй вхоД которого соединен с входом первого элемента индикации блока управления и подключен к единичному выходу второго триггера блока управления, единичный выход третьего триггера блока управления соединен " входом второго элемента индикации блока управления и первым входом третьего элемента И блока управления, выход которого соединен с первым входом третьего элемента ИЛИ блока управления, выход которого подключен к информационному входу регистра сдвига блока управления, единичному входу третьего триггера блока управления, первому входу четвертого элемента И блока управления и через второй элемент задержки блока управвЂ” ления вЂ” к счетному входу четвертого триггера блока управления, единичный выход которого соединен с вторым входом четвертого элемента И блока управления, выход генератора одиночных импульсов блока управления соединен с первым входом второго коммутатора блока управления, первый выход которого лодключен к единичному входу первого триггера блока управления, второй выход вЂ” к второму входу третьего элемента ИЛИ блока управления, а третий выход вЂ” к единичному входу второго триггера блока управления и первому входу четвертого коммутатора блока управления, первый вход третьего коммутатора блока управления подключен к единичному выходу первого триггера блока управления, вход первого коммутатора блока управления и вторые входы второго, третьего, четвертого, пятого, шестого, седьмого и восьмого коммутаторов блока управления соединены с общей шиной устройства, выходы третьего коммутатора блока управления подключены к управляющим входам соответствующих регистров сдвига блока формирования параметров движения и блока формирования параметров управления, выходы четвертого коммутатора блока управления соединены с входами первых элементов И моделей узлов сети, выход пятого коммутатора блока управления подключен к входу запуска генератора одиночных импульсов, вход элемента НЕ блока управления соединен с общей шиной устройства, а выход подключен к первым входам пятого, шестого, седьмого и восьмого коммутаторов блока управления, выход шестого коммутатора блока управления соединен с входом сброса счетчика блока управления, нулевыми входами

1первых и третьих триггеров моделей узлов и вторыми нулевыми входами вторых триггеров моделей узлов, нулевыми входами третьих триггеров моделей ветвей, выход сельмого коммутатора блока:правления соединен с перными входами второго и четвертого элементов ИЛИ блока управления, нулевым входом четвертого триггера блока управления, входами управления регистров сдвига блока формирования приращения координат, входом сброса счетчика блока формирования приращений функцио нала, первым входом элемента ИЛИ блоi 104522 ка формирования приращений функционала, входами сброса счетчиков селектора узла сети, входами сброса счетчиков моделей узлов и нулевыми входами первого и второго триггеров моделей ветвей, выход восьмого коммутатора блока управления соединен с управляющим входом первого формирователя дополнительного кода блока формирования параметров управления, нулевой вход второго триггера блока управления соединен с выходом второго элемента ИЛИ блока управления, второй вход которого соединен с выходом первого элемента ИЛИ и первым входом четвертого элемента ИЛИ модели конечного узла сети, второй вход третьего элемента И блока управления соединен с нулевыми входами первого и второго триггеров блока формирования приращений функционала и подключен к выходу элемента ИЛИ блока формирования приращений функционала, выход второго элемента И блока управления соединен с входами ввода данных регистров сдвига блока формирования параметров движения и блока формирования параметров управления, выход первого элемента задержки блока управления соединен с входами сброса формирователей дополнительного кода блока формирования параметров управления, с входами сброса формирователей дополнительного кода и вторыми входами сброса формирователей модуля блока формирования приращений координат, с входами сброса блоков дополнительного кода и вторым входом сброса формирователя модуля блока формирования приращений функционала и с входами сброса схем сравнения селектора ветви сети, выход четвертого элемента И блока управления соединен с единичным входом первого триггера блока формирования приращений координат и информационным входом первого счетчика селектора узла сети, единичный выход четвертого триггера блока управления подключен к входу управления второго формирователя дополнительного кода блока формирования параметров управления, к первому входу седьмого элемента И и через элемент НЕ вЂ” к первому входу третьего элемента И блока формирования приращений функционала, выход регистра сдвига блока управлечия соединен с единичным входом первого триггера блока формирования приращений функционала, второй вход четвертого элемента ИЛИ блока управления подключен к выходу третьего счетчика селектора узла сети, выход первого регист.ра сдвига блока формирования параметров движения соединен с информационвЂ” ным входом первого элемента задержки этого же блока и информационным входсм первого формирователя дополнительного кода блока формирования приращений функционала, выходы первого, третьего и четвертого регистров сдвига блока формирования параметров движения соединены со своими информационными входами через соответственно первый, второй и третий элементы задержки этого же блока, выход второго регистра сдвига блока формирования параметров движения соединен со своим информационным входом и информационным входом второго формирователя дополнительного кода блока формирования приращений координат, выходы первого, второго и третьего элементов задержки блока формирования параметвЂ”

i ров движения соединены соответственно с информационными входами первого, третьего и четвертого формирователей дополнительного кода блока формирования приращений координат, выходы третьего и четвертого регистров блока формирования параметров движения соединены соответственно с первым входом первого сумматора и первым входом четвертого элемента И блока формирования приращений функционала, выход первого регистра сдвига блока формирования параметров управления соединен с его информационным входом и первым информационным входом сумматора блока формирования параметров управления, выход которого подключен к информационному входу второго формирователя дополнительного кода. этого же блока, выход второго регистра сдвига блока формирования параметров управления соединен с его информационным входом первого формирователя дополнительного кода блока формирования параметров управления, выход которого подключен к второму информационному входу сумматора блока формирования параметров управления, выход второго формирователя дополнительного кода блока формирования параметров управления подключен к первому информационному входу первого суммаФ тора блока формирования приращений координат, информационные выходы первого, второго, третьего и четвертого .

1104522 формирователей дополнительного кода блока формирования приращений коор,динат соединены с первыми входами соответственно первого, второго, тре:тьего и четвертого элементов И блока формирования приращений координат, управляющие входы первого и четвертого формирователей дополнительного кода блока формирования приращений коорди нат соединены с первым выходом третьего счетчика селектора модели узла сети второй выход которого подключен к управляющим входам второго и третьего . формирователей дополнительного кода блока формирования приращений координат, единичный выход первого триггера блока формирования приращений координат соединен с вторыми входами второго и третьего элементов И блока формирования приращений координат, нулевой выход второго триггера блока формирования приращений координат подключен к первому Входу пятого элемента И, третьему входу второго элемента И, .первому входу шестого элемента И и к третьему входу третьего элемента И блока формирования приращений координат, единичный выход второго триггера блока формирования приращений координат соединен с вторыми входами первого и четвертого элементов И бло" ка формирования приращений координат,. нулевой выход третьего триггера блока формирования приращений координат подключен к третьим входам первого и четвертого элементов И и первым вхедам седьмого и восьмого элементов И блока формирования приращений координат, вторые входы седьмого, пятого, шестого и восьмого элементов И блока формирования приращений координат соединены соответственно с выходами первого, второго, третьего и четвертого регистров сдвига блока формирования приращений координат, входы ввода данных регистров сдвига блока. формирования приращений координат соединены с общей шиной устройства, входы третьего, четвертого, пято"

ro и шестого сумматоров блока формирования приращений координат соединены орответственно с выходами седьмо" го и первого;пятого и второго, шестого и третьего, восьмого и четвертого элементов И блока формирования приращений координат, выход третьего сумматора блока формирования приращений координат подключен к информационному входу первого регистра сдвиra и первому входу второго сумматора блока формирования приращений координат, выход которого соединен с вторым входом первого сумматора, а второй вход вЂ” с выходом четвертого сумматора и информационным входом. второго регистра сдвига блока форми,рования приращений координат, выход пятого сумматора блока формирования приращений координат подключен к информационному входу третьего регистра сдвига и первому входу седьмого сумматоi ра, выход первого сумматора блока формирования приращений координат подключен к информационному входу первого формирователя модуля блока формирования приращений координат и первому входу второго коммутатора блока формиро-. вания приращений функционала, выход шестого сумматора блока формирования приращений координат соединен с инфор. мационным входом четвертого регистра сдвига и вторым входом седьмого сумматора блока формирования приращений координат, выход которого соединен с информационным входом второго формирователя модуля блока формирования приращений координат и вторым входом второго коммутатора блока формирования приращений функционала, первый выход первого формирователя модуля блока формирования приращений координат подключен через первый элемент задержки селектора ветви сети к второму входу первой схемы сравнения и непосредственно к первому входу второй схемы сравнения селектора ветви сети, второй выход первого формирователя модуля блока формиро- . вания приращений координат соединен с управляющим входом первого формирователя дополнительного кода блока формирования приращений функционала, входом второго элемента HE селектора ветви сети, третьими входами четвертого и шестого элементов И и вторым входом восьмого элемента И селектора ветви сети, первый выход второго формирователя модуля блока формирования приращений координат подключен к первому входу первой схемы сравнения селектора ветви сети и через второй элемент задержки селектора ветви сети соединен с вторым входом второй схемы сравнения селектора ветви сети, второй выход второго формирователя модуля блока формирования приращений координат соединен с управляющим входом второго форми04522

11 рователя дополнительного кода блока формирования приращений функционала, с входом первого элемента НЕ и вторыми входами второго, пятого и шестого элементов И селектора ветви сети, единичные входы второго и третьего триггеров блока формирования приращений координат соединены соответственно с выходами первого и второго счетчиков селектора узла сети, первый и второй входы третьего сумматора блока формирования приращений функционала соединены соответственно с выходами первого и второго коммутаторов этого же блока, выход третьего сумматора блока формирования приращений функционала подключен к информационному входу формирователя модуля функционала блока формирова- . ния приращений функционала, выход которого соединен с первым входом пятого элемента И блока формирования приращений функционала, выход пятого элемента И блока формирования приращений функционала соединен с первым входом второго сумматора блока формирования приращений функционала, выход которого подключен к второму входу второго элемента И и к входу регистра сдвига блока формирования приращений функционала, выход регистра сдвига блока приращений функционала соединен с первым входом шестого элемента И этого же блока, выход которого соединен с вторым входом второго сумматора блока формирования приращений функционала, единичный выход первого триггера блока формирования приращений функционала соединен с вторыми входами первого, пятого и шестого элементов И блока формирования приращений функционала, выход первого элемента И блока формирования приращений функционала соединен с информационным входом счетчика блока формирования приращений функционала, выход которого подключен к второму входу элемента ИЛИ этого же блока, выход второго элемента И блока формирования приращений функционала соединен с единичным входом второго триггера блока формирования приращений функционала, выход которого подключен к вторым входам третьего и сецьмого элементов И блока формирования приращений функционала, выход третьего элемента И блока формирования приращений функционала соеДинен с третьими входами шестых элементов И моделей узлов и первыми входами третьих элементов И моделей ветвей, выход четвертого элемента И блока формирования приращений функционала под ключен к второму входу первого сумматора блока формирования приращений функционала, выход которого соединен с информационным входом второго формирователя дополнительного кода блока формирования приращений функционала, выход которого подключен к первому входу первого коммутатора блока формирования приращений функционала, второй вход которого соединен с выходом первого формирователя дополнительного кода блока формирования приращений функционала, управляющие входы первого и второго коммутаторов блока формирования приращений функционала .подключены к единичному выходу третьего триггера и первым входам седьмого и восьмого элементов И селектора вет-. ви сети, второй вход четвертого элемента И блока формирования приращений функционала соединен с единичным выходом второго триггера и первыми входами третьего, четвертого, пятого и шестого элементов И селектора ветви сети, выход седьмого элемента И блока формирования приращений функционала подключен к третьему входу пятых элементов И моделей узлов и первому входу вторых элементов И моделей ветвей, первый и второй выходы первой и второй схем сравнения селектора ветви сети подключены к первому и второму входам соответственно первого и второго элементов ИПИ селектора ветви сети, выходы первого и второго элементов ИЛИ селектора ветви сети подключены соответственно к первым входам первого и второго элементов И селектора ветви сети, третьи выходы первой и второй схем сравнения селектора ветви сети соединены соответственно с вторым входом второго и первым входом третьего элементов И селектора ветви сети

У выходы первого, второго и третьего элементов И селектора ветви сети соединены соответственно с вторыми входами первого, второго и третьего триггеров селектора ветви сети, единичный выход первого триггера селектора ветви сети подключен к первым входам первого и второго элементов И селектора ветви сети, выход первого элемента НЕ селектора ветви сети соединен с вторыми входами первого, 1104522 третьего и четвертого элементов И селектора ветви сети, выход второго элемента НЕ селектора ветви сети . соединен с третьими входами третьего и пятого элементов И и вторым входом седьмого элемента И селектора ветви сети, выходы первого, второго, третьего, четвертого, пятого, шестого, седьмого и восьмого элементов И селектора ветви сети соединены с первыми входами первых элементов И соот-. ветствующих моделей ветвей, разряд- ные выходы первого и второго счетчиков селектора узла сети соединены с входами первого и второго дешифрато-. ров селектора узла сети, вьлод переполнения первого и второго счетчи.ков селектора узла сети соединены соответственно с информационными входами второго и третьего счетчиков селектора узла сети, первый и второй выходы третьего счетчика селектора узла сети подключены к первому и второму .вхоДам третьего дешифратора селектора узла сети, выходы первого, второго и третьего дешифрато.-ров селектора узла сети соединены соответственно с первыми, вторыми и третьими входами четвертых элементов И соответствующих моделей узлов, выход первого элемента И модели узла соединен с первым входом первого ! элемента ИЛИ модели уэла, выход которого соединен с первым входом второго элемента И модели узла, нулевые выходы первого и третьего триггеров модели узла соединены с вторым и третьим входами второго элемента И модели узла, выход которого подключен к единичному входу второго триггера модели узла, единичный выход которого соединен с первым входом третьего элемента И и вторым входом элемента ИЛИНЕ модели узла, первый вход которого соединен с единичным выходом первого триггера модели узла и первым входом четвертого элемента И соответствующей модели ветви, выход третьего элемента И модели узла соединен с первыми входами второго и третьего элементов ИЛИ и информационным входом второго счетчика модели узла, выход чет« вертого элемента И модели узла соединен с первыми входами пятого и шестого элементов ИЛИ модели узла и вторым входом первого элемента И соответствующих моделей ветвей, выход пятого элемента И модеци узла подключен к второму входу второго элемента ИЛИ модели узла, выход которого соединен с информационным входом первого счетчика модели узла, выход первого счетчика модели узла подключен к единичному входу первого триггера модели узла, выход второго счетчика модели узла подключен к первому входу сброса второго триггера модели узла, выход шестого элемента И модели узла подключен к второму входу третьего элемента ИЛИ модели узла, выход которого соединен с информационным входом третьего счетчика модели узла, выход третьего счетчика модели узла подключен к единичному входу третьего триггера модели узла, единичный выход которого соединен с третьим входом элемента ИЛИ-2НЕ модели узла и первым входом пятого элемента И соответствующей модели ветви, выход элемента ИЛИ-НЕ модели узла соединен с первым входом шестого элемента И соответствующей модели ветви, входы с второго по (-й первого элемента ИЛИ модели узла соединены с единичными выходами третьих триггеров соответствующих моделей ветвей (Ю вЂ” число смежных моделей ветвей), входы с второго по f --й четвертого элемента ИЛИ модели узла со-:äèéåíû с выходами девятых элементов И соответствующих моделей ветвей, выход четвертого элемента ИЛИ модели узла соединен с первым входом девятых элементов И соответствующих моделей ветвей, выход первого элемента И модели ветви соединен с вторыми входами второго и третьего элементов И модели ветви, выходы которых подключены к единичным входам соответственно первого и второго триггеров модели ветви, единичный выход первого триггера модели ветви соединен с вторым входом четвертого и первым входом седьмого элементов И модели ветви, единичный выход второго триггера модели ветви соединен с вторым входом пятого и первым входом восьмого элементов И модели ветви, выходы четвертого и пятого элементов И модели ветви подключены к входам элемента ИЛИ модели ветви, выход которого соединен с вторым входом шестого элемента И модели ветви, выход шестого элемента И модели ветви соединен с единичным входом третьего триггера модели ветви, единичный выход которого подключен к второму входу девятого элемента И модели ветви, выходы седьмого и вось-

1104522

2 ство для расчета больших сетей, содержащее блок моделирования ветвей, первый выход которого соединен с входом, а первый вход вЂ” с выходом блока управления, первый вход которого связан с первым выходом внешнего запоминающего блока, вход н второй выход которого соединены соответственно с вторым выходом и вторым входом блока моделирования ветвей, и блок элементов памяти, входной и выходной логические коммутаторы и блок поиска фрагментов среды, причем выходы блока элементов памяти соединены соответственно с входами входного логического коммутатора, выходы которого подключены соответственно к группе входов блока моделирования ветвей, первая группа выходов которого соединена соответственно с входами блока поиска фрагментов среды, а вторая группа выходов подключена соответственно к группе входов выходного логического коммутатора, выходы которого соединены соответственно с входами блока элементов памяти, а вход подключен к выходу блока поиска фрагментов среды, кроме того, блок поиска фрагментов среды содержит матрицу запЬминания направлений, узел передачи направлений, счетчик количества сдвигов и реверсивный регистр сдвига, причем первая группа входов матрицы запоминания направлений является

Изобретение относится к вычислительной технике, в частности к устройствам для обработки информации специального назначения, и может быть использовано как специализиро- 5 ванное вычислительное устройство для научно-исследовательских целей и.моделирования, а также для управления некоторыми технологическими процессами в различных отраслях промьппленности.

Известно устройство, позволяющее моделировать сети на основе сеточных моделей и решать краевые задачи тео рии поля. Устройство содержит сеточную модель, блок граничных условий, блок начальных условий и операционный усилитель 1 1 7.

Недостатком устройства являются его ограниченные функциональные sos- 20 можности.

Известно устройство, содержащее модели ветвей, блок автоматического формирования топологии, генератор импульсов и блок управления (2 7.

Недостатком этого устройства является невозможность решения игровых задач на вычислительных сетях, а также низкие эксплуатационные характеристики, связанные с высокой трудоемкос- 30 тью подготовки исходных данных. мого элементов И модели ветви соединены соответственно с входами первого и второго элементов индикации модели ветви, выход девятого элемента И модели ветви соединен с вторыми входами седьмого и восьмого элементов И и входом третьего элемента индикации модели ветви.

2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что формирователь модуля содержит регистр сдвига, формирователь дополнительного кода, триггер и элемент И, причем информационный вход формирователя модуля соединен с информационным входом регистра сдвига и первым входом элемента И, второй вход котороГо, Наиболее близким по технической сущности к изобретению является устройобъединенный с нулевым входом триггера, является первым входом сброса формирователя модуля, выход элемента И соединен с единичным входом триггера, единичный выход которого соединен с управляющим входом формирователя дополнительного кода и является вторым выходом формирователя модуля, синхронизирующий вход регистра сдвига является синхронизирующим входом формирователя модуля, информационный выход регистра соединен с информационным входом формирователя дополнительного кода, а вход сброса формирователя дополнительного кода является вторым входом сброса формирователя модуля.

3 1104 группой входов блока, вторая группа входов матрицы запоминания направлений соответственно соединена с выходами реверсивного регистра сдвига, выходы матрицы запоминания направлений соединены соответственно с группой входов узла передачи направлений, первый выход которого соединен с входом реверсивного регистра сдвига, второй выход связан с входом счетчика ip количества сдвигов, а третий выход является выходом блока, выход счетчика количества сдвигов объединен с входом узла передачи направлений(3).

Устройство позволяет определять оптимальные пути в неоднородных непрерывных средах, однако не решает игровые задачи на вычислительных сетях.

Целью изобретения является расширение функциональных возможностей устройства путем обеспечения возмож- ности решения задач теории дифференциальных игр.

Указанная. цель достигается тем, что в устройство для решения игровых задач на вычислительных сетях, содержащее блок управления, селектор ветви сети, селектор узла сети и модель сети, включающую модели ветвей,вве30 дены блок формирования параметров движения, включающий четыре регистра сдвига и три элемента задержки, блок формирования параметров управления, включающий два регистра сдвига, два формирователя дополнительного кода и сумматор, блок формирования прира-, щений координат, включающий четыре формирователя дополнительного кода, четыре регистра сдвига, семь суммато-4О ров, два формирователя модуля, три триггера и восемь элементов И, блок формирования приращений функционала, включающий счетчик, формирователь модуля, три сумматора, два формирова-45 теля дополнительного кода, два коммутатора, регистр сдвига, два триггера, ° элемент ИЛИ, элемент НЕ и семь элементов И, селектор ветви сети содер.жит две схемы сравнения, три триггер ра, два элемента задержки, два элемента ИЛИ, одиннадцать элементов И и два элемента НЕ, селектор узла сети содержит три счетчика и три дешифратора, модель сети допонительно . содержит модели узлов, причем модели узлов и моделиаетвей соединены согласнотопологии сети, модель узла

522 включает три счетчика,. три триггера, шесть элементов И, четыре элемента ИЛИ и элемент ИЛИ-HF., модель ветви включает три триггера, девять эле-ментов И, элемент ИЛИ и три элемента индикации„ блок управления содержит генератор импульсов, распределитель .импульсов,генератор одиночных импуль-. сов, счетчик, регистр сдвига, четыре триггера, четыре элемента И, четыре элемента ИЛИ, восемь коммутаторов, два элемента индикации, два элемента задержки, элемент НЕ и группу элементов индикации, причем выход генератора импульсов соединен с первым входом первого элемента И блока управления, входом распределителя импульсов, синхронизирующими входами регистров сдвига и элементов задержки блока формирования параметров управления, синхронизирующими входами регистров сдвига блока формирования параметров движения, синхрониэирующими входами регистров сдвига и формирователей модуля блока формирования приращений координат, синхронизирующими входами регистра сдвига и формирователя модуля блока формирования приращений функционала, синхронизирующими входами схем сравнения и элементов задержки селектора ветви сети и вторыми входами третьих элементов И модулей узлов сети, выходы распределителя импульсов блока управления через группу входов первого коммутатора блока управления соединены с соответствующими входами первого элемента ИЛИ блока управления, выход и -го разряда распределителя импульсов блока управления соединен с тактовым входом генератора одиночных импульсов, входом синхро низации регистра сдвига блока управ ления, нулевым входом первого триггера блока управления, входом первого элемента задержки блока управления, входом сброса сумматора блока формирования параметров управления, входами сброса сумматоров, формирователей модуля и нулевыми входами триггеров блока формирования приращений координат, входами сброса сумматора, первым входем сброса формирователя модуля, первыми входами первого и второго элементов И блока формирования приращений функционала, вторыми входами первого и третьего элементов И, третьим входом второго элемента И и первыми входами триггеров

1104522 селектора ветви сети, вторыми входами пятого и шестого элементов И каждой модели узла сети, выход первого элемента ИЛИ блока управления соединен с первым входом второго элемен.та И блока управления, второй вход которого подключен к единичному выходу первого триггера блока управления, входы группы элементов индикации блока управления соединены с выходами счетчика блока управления, информационный вход которого соединен с выходом первого элемента И блока управления, второй вход которого соединен с входом первого эле- 15 мента индикации блока управления и подключен к единичному выходу второго триггера блока управления, единичный выход третьего триггера блока управления соединен с входом второго 20 элемента индикации блока управления и первым входом третьего элемента И блока управления, выход которого соединен с первым входом третьего элемента ИЛИ блока управления, выход которого подключен к информационному входу регистра сдвига блока управления, единичному входу третьего триггера блока управления, первому входу четвертого элемента И блока управле- 30 ния и через второй элемент задержки блока управления вЂ” к счетному входу четвертого триггера блока управления, единичный выход которого соединен с вторым входом четвертого элемента И

35 блока упр

Устройство для решения игровых задач на вычислительных сетях

Патент 1104522