Устройство для прогнозирования состояния технических объектов

Устройство для прогнозирования состояния технических объектов

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ДЛЯ.ПРОГНОЗИРОВАНИЯ СОСТОЯНИЯ ТЕХНИЧЕСКИХ ОБЪЕКТОВ, содержащее блок сравнения, блок возведения в степень, блок индикации, блок управления, первый блок умножения , выходы которого соединены с первыми входами первого сумматора, первые выходы первого блока деления подключены к первым выходам блока вычитания , отличающееся тем, что, с целью повышения точности и достоверности значений прогнозируемых параметров, оносодержит аналого-цифровой преобразователь, счетчик импульсов, счетчик числа измерений, счетчики измеренных значений , первый и второй блоки памяти, второй блок умножения, второй сумматор , второй блок деления, блок согласования, причем первый выход блока управления подключен к первому входу аналого-цифрового преобразователя , блока согласования и к первому входу счетчика импульсов, второй выход - к первому входу счетчика числа измерений, третий вьпсод - к первому входу второго блока памяти , четвертый выход - к второму входу счетчика числа измерений, к первым входам счетчиков измеренных значений и к второму входу второго блока памяти, пятый выход к первому входу первого блока памяти , первьй вход - к первому входу второго блока деления, а второй вход к первому выходу счетчика числа измерений и первому входу блока индикации , а третий вход - к выходу блока сравнения, второму входу блока индикации, первьй выход аналого-цифрового преобразователя соединен с вторым входом счетчика импульсов, второй выход - с третьим входом счетчика импульсов и третьим входом счетчика числа измерений, второй выход I которого соединен с первыми входами первого и второго блоков деСО ления, третий выход - с четвертым с входом блока управления и вторым входом блока согласования, третий;. вход которого соединен с вторым выходом первого блока деления, выход-с вторым входом первого блока памяти и с вторыми входами счетчиков измеренных значений, второй вы4 ход - с вторым входом первого сумел со матора, третий выход - с вторым входом первого блока деления, четвертый со выход - с вторым входом блока вычита-ния и третьим входом первого блока памяти, пятый выход - с первым входом блока возведения в степень, шестой выход - с первыми входами второго блока умножения и третьими входами счетчиков; измеренных значений, седьмой выход - с первьм входом второго сумматора, а восьмой выход - с вторым входом второго блока деления, выходы счетчика импульсов соединены с четвертыми входами счетчиков измеренных значений, выходы которых связа

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

09) (11) д(б)) G 06 F 15/46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЬГТИЙ (2 1) 3454290! 24-24 (22) 18.06.82 (46) 23.07 .84. Бюл. № 27 ° (72) А.А.Павлов и Н.Н.Новиков (53) 681.396(088.8) (56) 1. Авторское свидетельство СССР № 525106, кл. G 06 F 15/46,1975.

2. Авторское свидетельство СССР № 746350, кл. G 01 R 31/28, 1978 (прототип). (54)(57) УСТРОЙСТВО ДЛЯ .ПРОГНОЗИРОВАНИЯ СОСТОЯНИЯ ТЕХНИЧЕСКИХ ОБЪЕКТОВ, содержащее блок сравнения, блок возведения в степень, блок индикации, блок управления, первый блок умножения, выходы которого соединены с первыми входами первого сумматора, первые выходы первого блока деления подключены к первым выходам блока вычитания, о т л и ч а ю щ е е с я тем, что, с целью повьпоения точности и достоверности значений прогнозируемых параметров, оно- содержит аналого-цифровой преобразователь, счетчик импульсов, счетчик числа измерений, счетчики измеренных значений, первый и второй блоки памяти, второй блок умножения, второй сумматор, второй блок деления, блок согласования, причем первый выход блока управления подключен к первому входу аналого-цифрового преобразователя, блока согласования и к первому входу счетчика импульсов, второй выход — к первому входу счетчика числа измерений, третий выход — к первому входу второго блока памяти, четвертый выход — к второму входу счетчика числа измерений, к первым входам счетчиков измеренных значений и к второму входу второго блока памяти, пятый выход— к первому входу первого блока памяти, первый вход — к первому входу второго блока деления, а второй вход к первому выходу счетчика числа измерений и первому входу блока индикации, а третий вход — к выходу блока сравнения, второму входу блока индикации, первый выход аналого-цифрового преобразователя соединен с вторым входом счетчика импульсов, второй выход — с третьим входом счетчика импульсов и третьим входом счетчика числа измерений, второй выход которого соединен с первыми входами первого и второго блоков деления, третий выход — с четвертым входом блока управления и вторым С входом блока согласования, третий, вход которого соединен с вторым выхо- Я дом первого блока деления первый выЭ

@вша ход-с вторым входом первого блока памяти и с вторыми входами счетчиков измеренных значений, второй вы- 4; ход — с вторым входом первого сум- 4h матора, третий выход — с вторым вхо- (;3ф дом первого блока деления, четвертый ©ф выход — с вторым входом блока вычита ния и третьим входом первого блока памяти, пятый выход — с первым входом блока возведения в степень, шестой выход — с первыми входами второго блока умножения и третьими входами ф счетчиков; измеренных значений, седьмой выход — с первым входом второго сумматора, а восьмой выход — с вторым входом второго блока деления, выходы счетчика импульсов соединены с четвертыми входами счетчиков измеренных значений, выходы которых связа.

1104533 ны с первыми входами первого блока умножения, вторые входы которого подключены к выходам первого блока памяти и третьим выходам блока вычитания, выходы которого подключены к вторым входам блока возведения в степень, выходы которого подключены к вторым входам второго блока умножения, третьи входы которого соединены с выходами счетчиков измеренных значений, а выходы — с вторыми вхоИзобретение относится к вычислительной технике и автоматике и может быть использовано при прогнозировании технического состояния объектов контроля. 5

Известно устройство для прогнозирования параметрической надежности узлов радиоэлектронной аппаратуры, содержащее элементы И, счетчики шагов, запрещенных кодов и задания

10 числа шагов, шаговый коммутатор, блок анализа и блок установки входных параметров, блок управления, выход которого подключен к управляющим входам блоков перебора реализаций, 15 формирования тестовых сигналов,моделирования, задания допусков и коммутации, первый вход которого соединен с первым выходом генератора

--актовых импульсов, второй выход 20 которого подключен к первому входу блока коммутации, третий выход к первому входу блока задания допусков. Бьход блока коммутации соединен с первым входом блока моделирования, второй вход которого подключен к выходу блока формирования тестовых сигналов, выход — к второму входу блока задания допус îâ, пер- вый выход которого соединен с входом счетчика отказов, блок установки входных параметров своим выходом подключен к третьему входу блока моделирования, первый вьгход блока перебора реализации через перв ьй ключ соединен с вторым входом блока коммутации, другой вход первого блока объединен с вторым входом блока управления и подключен к дами второго сумматора, выход которого подключен к третьему входу второго блока деления, первый и второй выходы которого соединены соответственно с первым и вторым входами блока сравнения, третий вход которбго подключен к выходу второго блока памяти, а выход первого сумматора подключен к третьему входу первого. блока деления, первый выход которого подключен к третьему входу блока индикации. выходу блока анализа, входы блока анализа подключены к выходам соответствующих элементов И, первые входы которых соединены с вторым выходом блока перебора реализаций, второй вход каждого элемента И подключен к выходу соответствующего счетчика запрещенных кодов, вход каждого иэ которых соединен с соответствующим выходом шагового коммутатора, вход которого соединен с выходом второго ключа, первый вход второго ключа соединен с третьим выходом блока перебора реализаций, второй вход — с вторым выходом блока задания допусков.

Быходы счетчика шагов и счетчика задания числа шагов через третий ключ соединены с входом генератора тактовых импульсов, четвертый выход которого подключен к входам блока установки входных параметров и счетчика шагов(1 ). г!сдостатком данного устройства является невозможность попучения значений прогнозируемых параметров г удовлетворяющих требуемой точности и достоверности.

Наиболее близким техническим решением к изобретению является устройство для прогнозирования надежности, содержзще. коррелятор, выход которого соединен с первым входом анализатора случайного процесса, а вход является первым входом устройства, анализатор своим вторым входом подключен к первому входу устройства, а выходом — к входу вычислительного блока, выход вычислительного блока соединен с первым вхо1104533 дом блока возведения в степень, второй вход которого подключен к выходу блока управления, а выход— к первому входу блока произведения, второй вход которого соединен через блок дифференцирования с вторым вхо дом сумматора, первый вход сумматора подключен к выходу блока управления, а выход через регистрирующий блок к первому выходу устройства, выход 1О регистрирующего блока соединен с входом блока сравнения, выход которого подключен к входу блока управления, один из выходов блока управления соединен с первым входом блока деления, второй вход которого является третьим входом устройства, а выход через блок вычитания подключен к второму выходу устройства(2).

Недостатком известного устройства является невозможность получения значений прогнозируемых параметров, удовлетворяющих требуемой точности и достоверности.

Целью изобретения является повышение точности и достоверности значений прознозируемых параметров.

Поставленная цель достигается тем, что в устройство для прогнозирования

30 состояния технических объектов, содержащее блок сравнения, блок возведения в степень, блок индикации, блок управления, первый блок умножения, выходы которого соединены с первыми входами первого сумматора, первые выходы первого блока деления подключены к первым выходам блока вычитания, введены аналого-цифровой преобразователь, счетчик импульсов, счетчик числа измерений, счетчики измеренных значений, первый и второй блоки.памятй, второй блок умножения, второй сумматор, второй блок деления, блок согласования, причем пер45 выи выход блока управления подключен к первому входу аналого-цифрового преобразователя, блока согласования и к первому входу счетчика импульсов, второй выход — к первому входу счетчика числа измерений, 50 третий выход — к первому входу второго блока памяти, четвертый выход— к второму входу счетчика числа измерений, к первым входам счетчиков измеренных значений и к второму

55 входу второго блока памяти, пятый выход — к первому входу первого блока памяти, первый вход — к первому входу второго блока деления, а второй вход — к первому выходу счетчика числа измерений и первому входу блока индикации, а третий вход — к выходу блока сравнения, второму входу блока индикации, первый выход аналого-цифрового преобразователя соединен с вторым входом счетчика импульсов, второй выход— с третьим входом счетчика импульсов и третьим входом счетчика числа измерений, второй выход которого соединен с первыми входами первого н второго блоков деления, третий выход— с четвертым входом блока управления и вторым входом блока согласования, третий вход которого соединен с вторым выходом первого блока деления, первый выход — с вторым входом пер вого блока памяти и с вторыми входами счетчиков измеренных значений, второй выход — с вторым входом первого сумматора, третий выход — с вторым входом первого блока деления, четвертый выход — с вторым входом блока вычитания и третьим входом первого блока памяти, пятый выход — с первым входом блока возведения в степень, шестой выход — с первыми входами второго блока умножения и третьими входами счетчикоь измеренных значений, седьмой выход — с первым входом второго сумматора, а восьмой выход — с вторым входом второго блока деления, выходы счетчика импульсов соединены с четвертыми входами счетчиков измеренных значений, выходы которых связаны с первыми входами первого блока умножения, вторые входы которого подключены к выходам первого блока памяти и третьим выходам блока вычитания, выходы которого подключены к вторым входам блока возведения в степень, выходы которого подключены к вторым входам второго блока умножения, третьи входы которого соединены с выходами счетчиков измеренных значений, а выходы — с вторыми входами второго сумматора, выход которого подключен к третьему входу второго блока деления, первый и второй выходы которого соединены соответственно с первым и вторым входами блока сравнения, третий вход которого подключен к выходу второго блока памяти, а выход первого сумматора подключен к третьему входу первого блока деления, первый

1104533 измеренное значение прогнозируемого параметра; среднее значение (математическое ожидание) прогнозируемого параметра среднеквадратическое отклонение параметра где о измерений число, определяющее появление значений соответ 1,б4 1,9б 2,58 3,03

О,б74

0,68 0,90 0,95 0,99 0,999 0,999936 0,999954

0,50

М - <М

На достоверность результатов, полученных при прогнозировании технического состояния объектов диагностирования,оказывают влияние множество внешних и внутренних факторов.

К ним относятся помехи, возникающие в объекте, погрешности измерительных цепей и оператора, влияние различйого рода случайных воздействий. Для того, чтобы повысить точность прогнозирования состояния технических объектов и достоверность принятия решения, необходимо провести многократные иэ15 мерения прогнозируемых параметров.

В ходе прознозирования невозможно получить точное совпадение теоретически рассчитанной величины прогнозирования с практически полу20 ,ченной величиной, поэтому вполне зако номерным является выделения области значениИ прогноэируемого параметра, в которой он будет находиться с задан25 ной вероятностью. Вероятность отклонения прогнозируемого параметра от своего среднего значения на величину

Таким образом, чем больше относительное отклонение (меньше 6 )

4 = 3/6, тем с большей вероятностью можно утверждать, что интервал

+ будет содержать рассматриваемую величину. 40

Иэ формулы (2) видно, что среднеквадратическое отклонение уменьшается с ростом числа -измерений, величина среднеквадратического отклонения измеряемого параметра зависит от раз-4 броса его значений.

Для того, чтобы обеспечить требуемую достоверность прогнозирования, необходимо, исходж из таблицы выполнить условие t ЗаД

СЛедовательно, необходимо провести такое количество измерений И бпротреб гнозируемого параметра, при котором

51 треб за*

4б

Практически, для каждого прогноэируемого параметра, учитывая ве у, выраженная через функцию Лапласа, имеет вид

P(x - Е C x 4-"Е)=2ф(Е/6) =гф(ц, () ствующих ; в результате проведения и измерений.

В таблице приведены значения достоверной вероятности Pä = (х - x "

1 в зависимости от относительного отклонения. личины возможных случайных воздействий, можно установить необходимое количество измеренийМ лежащее в треб пределах

Если количество ИзмеРении Мт„еб обеспечивает выполнение условия 6 <

ad»+, то полученное значение прогнозируемого параметра следует считать удовлетворяющим требуемой досто-! .верности и на этом закончить его

,измерение.

На фиг.i представлена блок-схема устройства на фиг.2 — схема счетчика импульсов.; на фиг.3 — схема счетчика измеренных значений; на фиг.4 схема счетчика числа измерений; на фиг.5 — схема первого блока суммирования; на фиг.б — схема первого блока умножения, на фиг.7 — схема первого блока деления; на фиг. 8схема регистра остатка первого блока деления; на фиг.9 — схема

1104533

Блок 18 согласования (фиг.ll) содержит элементы И 76-78, триггеры 78-86 элементы И 87, элементы И 88 с одним инверсным входом и генератор 89 импульсов.

Блок 17 управления (фиг. 12) содержит узел 90 пуска, узел 91 хранения программы.

Узел 90 пуска (фиг.13) содержит элемент И 92, элемент И 93 с одним инверсным входом, элемент И 94, элементы ИЛИ 95-97, триггер 98, реле 99 с первым 100 и вторым 101 контактами, переключатель 102 "Пуск".

Блок 17 (фиг.12) содержит также генератор 103 импульсов.

Счетчик 2 имеет входы 104 и 105, счетчик 3 — входы 106-109, счетчик tá входы 110-112 и выходы 113-115, сумматор 5 — входы 116 и 117 блок 4 входы 118 и 119, блок 7 — входы 120122 и выходы 123 и 124, блок 17 — вхо ды 125-128 и выходы 129-133, блок 8— входы 134-136 и выход 137, блок 6 входы !38-140 и выход 141, блок 9входы 142 и 143, блок 10 — входы

144-146, сумматор 11 — входы !47 и

148, блок 12 — входы f49-151 и выходы 152 и 153, блок 13 — входы 154-156 и выход 157, блок 14 — входы 158 и

159 и выход 160, блок t8 — входы 161

163 и выход 164, регистр 46 — выходы 165-168 и выход 169, узел 49— входы — 170-172 и выход 173, узел 52— входы 1 74 и 1 75 и выходы 1 76-1 79, регистр 46 — выход 180, узел 90— вход 181 и блок 15 — входы 182-184.

Первый выход аналого-цифрового преобразователя 1 соединен с вторым

104 входом счетчика 2 импульсов, второй выход — с третьим входом счетчика 2 импульсов и третьим 112 входом счетчика 16 числа измерений, а первый вход — с первым 129 выходом блока 17 управления. Первый

t03 вход счетчика 2 импульсов подключен к первому !29 выходу блока 17 управления, а выходы соединены с четвертыми 109 входами счетчиков 3 измеренных значений. узла коммутации первого блока деления на фиг.10 -- схема местного узла управления первого блока деления, на фиг.ll — схема блока согласования; на фиг.12 — схема 5

- блока управления; на фиг. 13 схема узла пуска блока управления.

Устройство. содержит (фиг.l) аналого"цифровой преобразователь f счетчик 2 импульсов, счетчик 3 изме- !0 ренных значений, первый 4 блок умножения, первый 5 блок суммирования, первый 6 блок памяти, первый 7 блок деления, блок 8 вычитания, блок 9 возведения в степень, второй блок 10 !5 умножения, второй сумматор 11, второй блок 12 деления, блок 13 сравнения, второй блок 14 памяти, блок 15 индикации, счетчик 16 числа измерений, блок 17 управления и .блок 18 20 согласования с выходами 19-25.

Счетчик 2 импульсов (фиг.2) содержит триггеры 26, элементы И 27, триггеры 28,элемент ИЛИ 29, элемент И 30 с одним инверсным входом и элемент И 31.

Счетчик 3 измеренных значений (фиг.3) содержит триггеры 32 и элементы И 33 и 34.

Счетчик 16 числа измерений 30 (фиг.4) содержит триггеры 35, элементы И 36 и 37, элемент ИЛИ 38, триггеры 39 и 40 и элемент И 41.

Первый сумматор (фиг.5) содержит двоичный сумматор 42.

Первый блок 4 умножения (фиг.б) со. держит двоичный полусумматор 43, двоичный сумматор 44 и сумматор 45.

Первый блок 7 деления (фиг.7) содержит регистр 46 остатка, регистр 47 дещлителя, регистр 48 частного, первый

49 и второй 50 узлы коммутации, сумматор 51, местный узел 52 управления, линии 53-57 задержки, элементы ИЛИ

58-61 и элемент И 62.

Регистр 46 остатка (фиг.8) содержит элемент И 63, триггер 64 и элемент И 65.

Первый узел 49 коммутации (фиг.9) содержит элемент И 66, элемент И 67 с одним инверсным входом и элемент

ИЛИ 68.

Местный узел 52 управления (фиг. 10) содержит элемент И 69 с одним инверсным входом, элемент И 70, элемент

И 71 с одним инверсным входом, триггеры 72 и 73, элемент И 74 и линию

75 задержки., Первые 106 входы счетчиков 3 измеренных значений подключены к четвертому 132 выходу блока !17 управления, вторые 107 входы — к первому 164 выходу блока 18 согласования, третьи 108 входы — к шестому 23 выходу блока 18 согласования, а выходы — к первым 118 входам первого 4

1104533

10 блока умножения и третьим 145 входам второго 10 блока умножения. Вторые !19 входы первого 4 блока умножения соединены с выходами 141 первого блока памяти, а выходы — с первыми 116 входами первого 5 сумматора, второй 117 вход которого подключен к второму 19 выходу блока 18 согласования. Выход первого 5 сумматора соединен с третьим 122 вхо- !О дом первого 7 блока деления. Первый 138 вход первого блока памяти подключен к пятому 133 выходу блока

17 управления, второй 139 вход — к первому 164 выходу блока 18 согласо- !5 вания, третий 140 вход — к четвертому 21 выходу блока 18 согласования, а выходы 141 — к третьим.

136 входам блока 8 вычитания. Первый 120 вход первого 7 блока деле- 2б ния соединен с вторым 114 выходом счетчика 16 числа измерений, второй 121 вход — с третьим 20 выходом блока 18 согласования, первый

123 выход — с первыми 134 входами блока 8 вычитания и третьим 184 входом блока 15 индикации, второй 124 выход — с третьим 163 входом блока

18 согласования. Второй 135 вход блока 8 вычитания подключен к

30 четвертому 21 выходу блока 18 сог— ласования, а выходы 137 — с вторыми 143 входами блока 9 возведения в степень. Первый вход 142 блока 9 возведения в степень соединен с пятым 22 выходом блока 18 согласования, а выходы — с вторыми 145 входами второго блока 10 умножения. Первые 144 входы второго 10 блока умножения подключены к шестому 23 выходу блока 18 согласования, а выходы — к вторым 148 входам второго 11 сумматора. Первый 147 вход второго 11 сумматора соединен с седьмым 24 выходом блока 4

18 согласования, выход — с третьим !

51 входом второго 12 блока деления.

Первый 149 вход второго 12 блока деления подключен к второму )14 выходу счетчика 16 числа измерений, 50 второй .вход 150 — к восьмому 25 выходу блока 18 согласования, первый выход 152 — к первому 154 входу блока 13 сравнения и к первому 125 входу блока 17 управления, второй 153 выходк второму 155 входу блока 13 сравне55 ния.

Третий 156 вход блока 13 сравнения соединен с выходом 160 второго 14 блока памяти, а выход 157 — с вторым

183 входом блока 15 индикации и к третьему 127 входу блока 17 управления. Первый 158 вход второго блока 14 памяти подключен к третьему 131 выходу блока 17 управления, второй 159 вход — к четвертому 138 выходу бло" ка 17 управления.

Первый 182 вход блока 15 индикации соединен с первым 113 выходом счетчика 16 числа измерений. Первый 110 вход счетчика 16 числа изме- . рений подключен к второму 130 выходу блока 17 управления, второй 111 вход — к четвертому 132 выходу блока 17 управления, первый 113 выход — с вторым 126 входом блока 17 управления, третий 115 выход — к четвертому 128 входу блока 17 управления и к второму 162 входу блока 18 согласования. Первый выход 129 блока 17 управления соединен с первым

161 входом блока 18 согласования.

Счетчик 2 импульсов предназначен для накопления импульсов, поступающих íà его второй 104 вход с первого выхода аналого-цифрового преобразователя 1. Число накопленных импульсов будет пропорционально величине входного сигнала.

Триггеры 26 в счетчике 2 импульсов предназначены для подсчета импульсов, соответствующих детерминированной величине измеряемого сигнала.

Триггеры 28 предназначены для накопления импульсов, появляющихся в результате влияния на измеряемый параметр случайных воздействий. С помощью логических элементов 29-31 обеспечивается чоявление .импульса только на 1 -м = !, и ) выходе счетчика 2 импульсов, соответствующем i --й "величине измеряемого сигнала.

Второй 104 вход счетчика 2 импульсов является счетным входом.

При подаче на третий 105 вход импульса "Окончание преобразования", поступающего с второго выхода аналогоцифрового преобразователя, производится выдача записанного результата. Первый 103 вход счетчика 2 импульсов предназначен для установки триггеров

26 и 28 в исходное состояние по команде, поступающей с первого 129 выхода блока 17 управления.

Счетчики 3 измеренных значений предназначены для подсчета числа импульсов, поступающих на их входы с

1104533

12 соответствуюших выходов счетчика 2 импульсов. Их количество определяется количеством выходов счетчика 2 импульсов.

Блок-схема одного из них представлена на фиг.3.

Четвертый 109 вход счетчика 3 измеренных значений является счетным входом, он подключен к i-му выходу счетчика 2 импульсов. 1О

Первый 106 вход предназначен для перевода триггеров 32 в нулевое состояние по команде с блока 17 управления..

Записанный результат со счетчика 15

3 измеренных значений выдается при поступлении на его второй 107 и третий 108 входы разрешающих команд от блока 18 согласования.

Счетчик 16 числа измерений предназначен для подсчета числа проведенных измерений входного сигнала, сравнения этого числа с пределами измерений N ., N », заданных блоком 17 аin управления. При этом в случае М<М „,„25 на блок 18 согласования выдается команда "Запрет", а "Работа" при

М = й,„с, . Блок-схема счетчика !6 числа измерений представлена на фиг.4.

Он представляет собой двоичный сум- ЗО мирующий счетчик. Появление единичного сигнала на выходе триггера

39 соответствует достижению числа измерений Н= й„„;„, появление единичного сигнала на выходе триггера 40 соответствует достижению числа измерений м =ы,„„„.

Сравнение текущего числа измерений с заданными пределами происходит 40 следующим образом. При достижении числа измерений N=N,„ соответствующая схема И 37 выдает сигнал, который переводит триггер 39 в единичное состояние, т.е. с выхода триггера 39 45 снимается сигнал, свидетельствующий, что N=4 ; . При достижении N=N

1Тчм 1 триггер 40 переходит в единичное состояние, появление сигнала на его выходе соответствует достиже- 50 нию N= N „, „ . Третий 112 вход счетчика 16 измерений является счетным входом и подсоединяется к второму выходу аналого-цифрового преобразователя 1. Первый 110 вход служит для задания пределов измерений и ; Й х.

Второй 111 вход служит для установки триггеров 35, 39 и 40 в нулевое состояние по команде, поступающей с блока 17 управления.

Первый 6 блок памяти предназначен для хранения и выдачи на вторые входы блока 4 умножения и блока 8 вычитания нормированных значений, соответствующих величинам измеряемого сигнала, которые могут иметь место при проведении измерений сигнала, искаженного воздействием случайной помехи.

Первый блок 5 суммирования представляет собой двоичный сумматор прямого кода, выполненный на двоичных сумматорах и предназначен для проведения поразрядного суммирования результатов, полученных первым блоком 4 умножения. Блок-схема первого

5 блока суммирования представлена на фиг.5, где P; — значение,i-ro выхода первого 4 блока умножения.

Первый 4 блок умножения предназначен для умножения значений соответствующих величин измеряемого сигнала, поступающего с первого блока 6 памяти, на число, соответствующее появлению этих значений в результате проведенных измерений, которое записано в счетчике 3 измеренных значений. 0« представляет собой множительное устройство, реализующее матричный алгоритм умножения. Структурная схема множительного устройства для двух пятиразрядных чисел представлена на фиг.6.

Первый блок 7 .деления производит деление результатов, полученных первым блоком 5 суммирования на число проведенных измерений, записанных в счетчике 16 числа измерений. В результате деления получаем среднее значение измеряемого сигнала. Блок-схема первого блока деления представлена на фиг.? и 8. В нем реализован алгоритм деления, заключающийся в том, что делитель на каждом шаге вычитается столько раз из делимого, сколько это возможно для получения наименьшего положительного остатка.

Цифры частного получаются последовательно, начиная со стороны старшего разряда путем вычитания делителя из делимого на первом шаге, а затем делителя из полученного остатка.

Если получен положительный остаток, то цифра частного равно единице, если остаток отрицательный, то цифра частного равна нулю, при этом восстанавливается предыдущий положитель110453 ный остаток. В случае положительного остатка для получения следующей цифры частного последний остаток сдвигается влево на один разряд (либо делитель вправо на один разряд) и из него вычитается делитель и т.д. В случае отрицательного остатка восстанавливается предыдущий положительный остаток прибавлением к отрицательному остатку делителя и восстановлен- 10 ный остаток сдвигается влево (либо сдвигается делитель вправо на один разряд) и из него вычитается делитель.

Регистр 46 остатка предназначен 15 для оперативного запоминания и воспроизведения и -разрядного числа, поступающего с сумматора 51. Его бчок-схема представлена на фиг.8.

Перед вводом в регистр 46 остат- 20 ка двоичного числа, триггеры 64 устанавливаются в нулевое положение одновременной подачей импульсов на их вто. рые 166 входы. Двоичные числа подаются на первые 165 входы элементов 25

И 63, на вторые входы которых подается импульс записи. Выходные импульсы с элементов И 63 устанавливают триггеры 64 в единичное состояние.

Считывание записанного в регистр зо числа происходит в момент поступления импульса считывания на элемент

И 65, которое через второй узел 50 коммутации поступает на вход сумматора 51.

Регистр 47 делителя представляет собой сдвигающий регистр, предназначенный для оперативного заломинания и воспроизведения и -разрядного числа, поступающего с блока 16, 40 причем, в связи с тем, что делитель представляется отрицательным числом, то это число записывается в дополнительном коде. Первый узел 49 коммутации предназначен для подключения к 45 первому входу сумматора 51 и -разрядногб числа, выраженного в прямом коде, поступающего с блока 16 и в а дополнительном коде, поступающем с регистра 47 делителя. В прямом коде 50 п -рязрядное число представлено положительным, в дополнительном коде отрицательным. Положительное значение и --разрядного чиспа необходимо для восстановления положительнЬго ос- татка деления. Структурная схема первого 49 узла коммутации представлена на фиг.9. Для подключения к

3 14 входу сумматора 51 и -разрядного числа, выращенного в прямом коде, на вторые входы элементов И 66 подается команда с местного 52 узла управления.

Второй 50 узел коммутации предназначен для подключения на первом такте деления к второму входу сумматора 51 и -разрядного числа, записанного в блоке 5,а на следующих тактах подключается и -разрядное число, считываемое с регистра 46 остатка. Второй узел 50 коммутации выполнен аналогично первому 49.

Сумматор 51 является двоичным сумматором дополнительного кода и производит операцию вычитания делителя из делимого и операцию сложения, делителя с остатком при восстановлении положительного остатка. .Местный 52 узел управления предназначен для управления работой первого 7 блока деления и реализует описанный выше алгоритм деления. Структурная схема местного узла 52 управления представлена на фиг. 10.

Единица знакового разряда регистра 46 остатка соответствует отрицательному результату суммирований узла 51 ноль соответствует положител ..íîìó остатку. Сигнал на выходе 177 элемента И 69 появляется тогда, когда остаток суммирования блоком 51 положительный, в этом случае знаковый разряд в регистре 46 равен нулю.

Эта информация поступает на элементы И 69 и 70. При этом в регистр 48 частного с элемента И 71 записывается единица. Появление сигналов на выходе 178 элемента И 70 соответствует получению отрицательного остатка, в регистр 48 частного с элемента

И 71 записывается ноль. Появление сигнала на выходе элемента И 70 два раза подряд соответствует получению наименьшего положительного остатка, при этом на выходе 176 триггера 73 появится сигнал "Конец деления, который поступает на элемент И 77 блока 18.

Первый 7 блок деления работает следующим образом. С приходом сигнала

"Разделить" от блока 18 согласования на второй 121 вход первого блока 7 деления происходит установка в нулевое состояние регистра 47 делителя, регистра 46 остатка, регистра 48 частного. Через время „, опреде15

1 104533 ляемое линией 54 задержки, подается команда на считывание и -разрядного числа, содержащегося в блоке 16,и запись его в регистр 47 делителя, в дополнительном коде. Через время ь определяемое линией задержки 53, подается команда на считывание и -разрядного числа, хранимого в блоке 5 и на считывание и -разрядного числа, записанного в регистре 47 делителя.

Одновременно подается команда на второй узел 50 коммутации, который подключает выход блока 5 к первому входу сумматора 51, на вторые входы сумматора 5 1 через первый блок 49 ком 15 мутации подключается выход регистра 47 делителя, Сумматор 51 производит вычитание и -разрядного числа, поступающего с регистра 47 делителя из и -разрядного числа, соответствующего начальному значению Делимого, поступающего с блока 5. Через время

Тз, равное времени работы сумматора 51, определяемое линией задержки 57, на регистр 46 остатка подается команда на запись результата вычитания. Если получен положительный результат (знаковый разряд регистра 46 остатка равен нулю), то в ре« гистр 48 записывается единица.На втором выходе местного узла 52 управле30 ния появится сигнал, который производит сдвиг регистра 47 делителя вправо. Этот сигнал, пройдя элемент

ИЛИ 58, обеспечивает считывание информации, записанной в регистр 46 остатка; которая через второй узел

5G коммутации поступает на первый вход сумматора 51. Через время задержки ь,, обеспечиваемое лииией 56 задержки, подается команда на установку регистра 46 остатка в нулевое состояние. Этот же сигнал, через элементы ИЛИ 60-62 обеспечивает считывание и -разрядного числа, записанного в регистре 47 делителя. Сумма- 45 тор 51 производит вычитание делителя из полученного остатка. Если получен положительный остаток, то блок

7 деления работает аналогичным образом. Если получен отрицательный остаток (знаковый разряд регистра 46 остатка равен единице), то в регистр 48 частного записывается ноль, а на третьем выходе местного узла 52 управления появится сигнал, который обеспечивает считывание информации, хранимой в регистре 46 остатка, и передачу ей на первый вход сумма16 тора 51..Через время задержки т обеспеченное линией 55 задержки, подается команда на первый блок 49 коммутации, который подключает п -разрядное число, записанное в блоке 16, к второму входу сумматора 51. Сумматор 51 производит сложение значений и -разрядных чисел, поступающих на его входы (восстанавливается положительный остаток), при этом,в регистр 48 частного едиI ница не записывается, так как нет сигнала на выходе элемента И 71, закрытого единичным сигналом, снимаемым с единичного выхода триггера 72. Далее устройство работает по алгоритму, соответствующему получению положительного остатка. Если отрицательный остаток получен два раза подряд (получен наименьший оста" ток вычитания), то на четвертом выходе (единичный выход триггера 73) местного узла 52 управления появится сигнал "Конец деления", который поступает на блок 18 согласования, и через линию 75 задержки устанавливает триггеры 72 и 73 в исходное состояние.

Блок 8 вычитания представляет собой двоичный сумматор дополнительного кода и предназначен для вычитания из нормированных значений h --разрядных чисел, поступающих с первого блока 6 памяти, значения x„, полученного первым блоком 7 деления. В результате этого получаем нормированные значения отклонений (х; — х„ ).

Блок 9 возведения в степень вбзводит результаты вычислений блрка 8 в квадрат. Он представляет собой множительное устройство. По своему схемному решению он аналогичен блоку 4 умножения.

Второй 10 блок умножения предназначен для умножения квадратов нормированных значений (х, — х „ ) на число, соответствующее появлению этих отклонений в результате проведенных измерений и записанное в счетчике 3 измеренных значений. По своему схемному решению он аналогичен блоку 4 умножения.

Второй 11 блок суммирования предназначен для суммирования результатоу, полученных блоком 10. По своему схемному решению он аналогичен первому 5 блоку суммирования.

1104533

18

Второй 12 блок деления производит деление результата, полученного вторым 11 блоком суммирования, на число проведенных измерений, в результате получаем значение 5 (М1- К ) m.

62 1=1

М

Второй 14 блок памяти предназначен для записи и хранения и -разряд- 1О ного числа, заданного блоком 17 уп2 равления которое соответствуете иэУ

ЗХД меряемого параметра.

Блок 13 сравнения производит сравнение значения 62, полученного в результате вычислений, со значением

6 „, записанного во втором блоке 14 памяти.