Цифровое устройство частотной автоподстройки

Цифровое устройство частотной автоподстройки

Иллюстрации

Показать все

Реферат

 

ЦИФРОВОЕ УСТРОЙСТВО ЧАСТОТ- НОЙ АВТОПОДСТРОЙКИ, содержащее соединенные последовательно накапливающий сумматор, цифро-аналоговый преобразователь , подстраиваемый генератор с нелинейной характеристикой управления и К-разрядньй двоичный электронно-счетный частотомер, последовательно соединенные М-разрядный запоминающий блок, первьй коммутатор и N-разрядный вычитатель, а также (N-1)-paзpядный цифровой анализатор , блок управления и синхронизации и второй коммутатор, причем выход (N-1)-разрядного цифрового анализатора подключен к первому входу блока управления и синхронизации, первый вход которого соединен с первым входом N-разрядного двоичного электронно-счетного частотомера, второй выход соединен с первым входом накапливающего сумматора, третий выход подключен к управлякящим входам коммутаторов , отличающееся тем, что, с целью повьштения зкономичности устройства, в него введен блок коррекции разности, формирутоций на своем выходе.код числа согласно зависимости р при ( р1 л .N р, р-2 прм |р| А и р 0 .N и р+2 при где р I р - значения кодов чисел соответственно на выходе и входе блока коррекции разности; А 1, включенньш между выходом N -разрядного вычитателя, второй вход которого подключен к выходу N-разрядного двоич (Л ного электронно-счетного частотомера и входом второго коммутатора, выход с которого подключен к второму входу накапливающего сумматора, причем N V , вход (N-1)-разрядного цифрового анализатора соединен с выходом блока коррекции разности, второй вход которого подключен к четвертому выходу блока управления и синхрони4 зации, третий выход которого подклюО ) чен к управляющему входу N -разрядел ного двоичного электронно-счетного со частотомера, а вход записи Л -разрядного запоминающего блока соединен с вторым входом блока управления и синхронизации .

СОЮЗ СОВЕТСКИХ

РЕСПУБЛИК аю (и) sum Н 03 1. 7 00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H ABTQPCHOMY СВИДЕТЕЛЬСТВ,Ф р при (pl c A

И р-2 при (р ) А и р>0

М р+2 при (р >А и р(о где p, p — значения кодов чисел соответственно на выходе и входе. блока коррекции разности; Д = 2" 1, включенньп между выходом М вЂ разрядно вычитателя, второй вход которого под- Яключен к выходу N -разрядного двоичного электронно-счетного частотомера и входом второго коммутатора, выход которого подключен к второму входу накапливающего сумматора, причем

К (hh,, вход (И-1)-разрядного цифрового анализатора соединен с выходом блока коррекции разности, второй вход которого подключен к четвертому выходу блока управления и синхронизации, третий выход которого подключен к управляющему входу М -разрядного двоичного электронно-счетного частотомера, а вход записи.М -разрядного запоминающего блока соединен с вторым входом блока управления и синхронизации. (21) 3539904/18-09 (22) 11. 01. 83 (46) 23.07.84. Бюл. В 27 (72) Е.К.Левин (71) Владимирский политехнический институт (53) 621.396.662(088.8) (56) 1. Патент ФРГ М- 2164175, кл. Н 03 В 3/04, 1977.

2 Авторское свидетельство СССР

9 511669, кл.. Н 03 L 7/00, 1976 (прототип). (54)(57) ЦИФРОВОЕ УСТРОЙСТВО ЧАСТОТНОЙ АВТОПОДСТРОЙКИ, содержащее соеди ненные последовательно накапливающий сумматор, цифро-аналоговый преобразователь, подстраиваемый генератор с нелинейной характеристикой управ ления и Я -разрядный двоичный электронно-счетный частотомер, последовательно соединенные М -разрядный запоминающий блок, первый коммутатор и N -разрядный вычитатель, а также (К-1)-разрядный цифровой анализатор, блок управления и синхронизации и второй коммутатор, причем выход (М-1)-разрядного цифрового анализатора подключен к первому входу блока управления и синхронизации, первый вход которого соединен с первым вхо-, дом 8 -разрядного двоичного электронно-счетного частотомера, второй выход соединен с первым входом накапливающего сумматора, третий выход подключен к управляющим входам коммутаторов, о т л и ч а ю щ е е с я тем, что, с целью повьппения экономичности устройства, в него введен блок коррекции разности, формирукиций на своем выходе код числа согласно зависимости

1 11046

Изобретение относится к радиотехнике и может быть использовано при построении синтезаторов частоты.

Известно устройство частотной автоподстройки, предназначенное для

5 формирования сетки стабильных частот и содержащее электронно-счетный частотомер, блок вычисления разности, цифроаналоговый преобразователь и подстраиваемый генератор 1 1.

Недостатком устройства является малая экономичность при высоких требованиях к точности подстройки частоты.

Наиболее близким по технической сущности к изобретению является устройство частотной автоподстройки, содержащее соединенные в кольцо накапливающий сумматор, цифроаналоговый преобразователь, подстраиваемый генератор с нелинейной характеристикой управления и N ðàçðÿäíûé двоичный электронно-счетный частотомер, M-разрядный запоминающий блок, первый коммутатор и К -разрядный вычи25 татель, а также (N-1)-разрядный цифровой анализатор, блок. управления и синхронизации и второй коммутатор, причем выход (N-1)-разрядного цифрового анализатора подключен к

30 первому входу блока управления и синхронизации, первый выход которого соединен с первым входом 8 -разрядного двоичного электронно-счетного частотомера, второй выход соединен с первым входом накапливающего сумматора, третий выход подключен к управляющим входам коммутаторов 12 ).

Однако известное устройство требует большого объема вычитателя, двоичного электронно-счетного частотомера

40 и цифрового анализатора, что делает устройство неэкономичным по питанию.

Целью изобретения является повышение экономичности устройства.

Поставленная цель достигается тем, что в цифровое устройство частотной автоподстройки, содержащее соединенные последовательно накапливающий сумматор, цифроаналоговый преобразователь, подстраиваемый генератор с нелинейной характеристикой управления и N --разрядный двоичный электронно-счетный частотомер, последовательно соединенные М -разрядный запоминающий блок, первый коммутатор 5 и разрядный вычитатель, а также ({{-1)-разрядный цифровой анализатор, блок управления и синхронизации

59 2 и второй коммутатор, причем выход (N-1)-разрядного цифрового анализатора подключен к первому входу блока управления и синхронизации, первый выход которого соединен с первым входом N -разрядного двоичного электронно-счетнрго частотомера, второй выход соединен с первым входом накапливающего сумматора, третий выход подключен к управляющим входам коммутаторов, введен блок коррекции разности, формирующий на своем выходе код числа согласно зависимости

Р при {Pl А р = р-2 при {p{>A, р>0

) ) р+2 при {р{)А и р< 0," где р, р — значения кодов чисел соответственно на выходе и входе

И-и блока коррекции разности; Д = 2 — 1, включенный между выходом N -разрядного вычитателя, второй вход которого подключен к выходу N -разрядного двоичного электронно-счетного частотомера и входом второго коммутатора, выход которого подключен к второму входу накапливающего сумматора, причем М (М, вход (N 1)-разрядного цифрового анализатора соединен с выходом блока коррекции разности, второй вход которого подключен к четвер,.тому выходу блока управления и синхронизации, третий выход которого подключен к управляющему входу N -разрядного двоичного электронно-счетного частотомера, а вход записи М— разрядного запоминающего блока соединен с вторым входом блока управления и синхронизации.

На фиг. 1 представлена структурная электрическая схема цифрового устройства частотной автоподстройки; на фиг. 2 — структурная электрическая схема блока коррекции разности цифрового устройства частотной автоподстройки для чисел в обратном коде, на, фиг.З вЂ” структурная электрическая схема блока управления и синхронизации.

Цифровое устройство .частотной автоподстройки содержит накапливающий сумматор 1, цифроаналоговый преобразователь 2, подстраиваемый генератор 3 с нелинейной характеристикой управления, М -разрядный запоминающий блок 4, {Ч -разрядный двоичный электронно-счетный частотомер S, К-разрядный вычитатель 6, блок 7 коррекции разности (11-1)-разрядный цифровой анализатор 8, блок 9 управления

1104659

3 и синхронизации, первый 10 и второй .11 коммутаторы.

Блок коррекции разности содержит реверсивный счетчик 12, первую линию 13 задержки, первый инвертор 14, первый и второй элементы И-HF. 15 и 16 соответственно, второй и третий генераторы 17 и 18 соответственно.

Блок управления и синхронизации содержит )3 -триггер 19, первый эле- 1О мент И 20, третий элемент И-НЕ 2 1, управляемый генератор 22 тактовых

|импульсов, двоичный счетчик 23, второй элемент И 24, линию 25 задержки, управляемую линию 26 задержки, третью линию 27 задержки, дешифратор 28;

Устройство работает следующим образом..

При необходимости изменить частоту подстраиваемого генератора 3 gp с нелинейной характеристикой управления в ph --разрядный запоминающий блок 4 заносится код требуемого значения частоты. В момент записи импульс записи с входа М -разрядного 25 запоминающего блока 4 поступает на второй вход блока 9 управления и синхронизации, При этом на четвертом выходе блока 9 управяения и синхронизации появляется код, по которому gg

8-разрядный двоичный электронно-счетный частотомер 5, коммутаторы 10 и

11 устанавливаются в режим самого грубого измерения частоты. В этом случае все N разрядов выхода N— разрядного двоичного электронно-счетного частотомера 5 несут информацию о значении частоты подстраиваемого генератора 3 с нелинейной характеристикой управления. Первый коммута- 40 тор 10 подключает к М -разрядному вычитателю 6 старшие N разрядов выхода М -разрядного запоминающего блока 4 в соответствии с подключением к

N-разрядному вычитателю 6 N разря45 дов выхода N -разрядного двоичного электронно-счетного частотомера 5..

Второй коммутатор 11 подключает выходы блока 7 коррекции разности к второму входу накапливающего сумматора 1. Причем старший разряд выхода блока 7 коррекции разности, несущий информацию о старшем разряде разности, подключается к (Ph-1)-му разряду второго входа-накапливающего сумма55 тора 1. Соседний разряд выхода бло- . ка 7 коррекции разности подключается к (М-2)-му более младшему разря ду второго входа накапливающего сумматора 1, следующий разряд выхода блока 7 коррекции разности подключается к (М-3)-»у разряду второго входа накапливающего сумматора 1 и т.д.

Блок 7 коррекции разности в данном режиме повторяет на своем выходе код разности, поступающий на его вход без изменений. Импульсы запуска N -разрядного двоичного электронносчетного частотомера 5 с выхода блока 9 управления и синхронизации следуют с максимальной частотой повторения, обеспечивающей нормальное функционирование N -разрядного двоичного электронно-счетного частотомера 5. На третьем выходе блока 9 управления и синхронизации импульсы следуют с той же частотой, но с задержкой во времени, обеспечивая сра батывание блока 7 коррекции разности лишь после окончания процесса измерения частоты N †разрядн двоичным электронно-счетным частотомером 5 и появления кода разности на выходе

Н-разрядного вычитателя 6.

На втором выходе блока 9 синхронизации и управления импульсы задержаны во времени по отношению к импульсам на третьем выходе. Длительность задержки определяется временем срабатывания блока 7 коррекции разности.

Тем самым обеспечивается правильное суммирование в накапливающем сумматоре 1.

Спустя несколько циклов работы устройства модуль разности на выходе

N-разрядного вычитателя 6 уменьшится до некоторого значения. Количество циклов определяется величиной начальной расстройки и степенью отличия крутизны характеристики управления под— страиваемого генератора 3 с нелинейной характеристикой управления от расчетной величины. Отклонение значения крутизны от расчетной величины обусловлено ее непостоянством в рабочем диапазоне частот, что является следствием нелинейности характеристики управления подстраиваемого генератора 3.

Как только модуль разности между измеренным N -разрядным двоичным электронно-счетным частотомером 5 и зафиксированными N старшими разрядами М -разрядного запоминающего блока 4 значениями частоты становится меньше некоторого порогового эначес повышенной точностью. Как только модуль разности на выходе блока 7 коррекции становится меньше порогового значения, вновь срабатывает (Й-1)-разрядный цифровой анализатор 8. Вновь изменяется код на четвертом выходе блока 9 управления и синхронизации в соответствии с которым еще блоее повьппается точность работы М -разрядного двоичного электронно-счетного частотомера 5, изменяется с помощью коммутаторов 10 и

11 подключение М -разрядного запоминающего блока 4 к N --разрядному вычитателю 6 и блока 7 коррекции разности к накапливающему сумматору 1. Тем самым снова осуществляется сдвиг информации о значении частоты подстраиваемого генератора 3 с нелинейной характеристикой управления в сторону младших разрядов.

Вновь снижается частота следования импульсов с выходов блока 9 управления и синхронизации.

Процесс увеличения точности подстройки частоты повторяется до тех пор, пока она не станет равной номинальной. В этом случае код на четвертом выходе блока 9 управления и синхронизации перестает изменяться, . коммутаторы 10 и 11 фиксируют подключение младших разрядов выхода М-разрядного запоминающего блока 4 к Nразрядному вычитателю 6 и блока 7 коррекции к младшим разрядам входа накапливающего сумматора 1.

Частота следования импульсов с выходов блока управления и синхрони1 зации становится минимальной — про40 цесс переключения частоты подстраиваемого генератора 3 с нелинейной

-характеристикой управления заканчивается. Далее осуществляется процесс стабилизации его частоты.

При поступлении импульса записи

45 со входа,М -разрядного запоминающего блока 4 на второй вход блока 9 управления и синхронизации, в качестве которого используются первый вход первого элемента И 20 и 3 -тригге50 ра 19, D -триггер 10 сбрасывается, а первый элемент И 20 запирается. После -окончания импульса сигнал с ин версного выхода Q -триггера 19 отпирает третий элемент И-НЕ 21, и, кроме того, отпирается первый элемент И 20. Через открытые первый элемент И 20 и третий элемент И-НЕ 21 импульс с выхода управляемого генераS 1104659 6 ния, на выходе (И -1) -разрядного цифрового анализатора 8 появляется сигнал, в соответствии с которым блок 9 управления и синхронизации переходит в следующее состояние. На его четвертом выходе формируется новый цифровой код, по которому N— разрядный двоичный электронно-счетный частотомер 5 начинает работать с большей точностью измерения час- 10 тоты (с большим временем счета), что вызывает сдвиг информации о значении частоты на его выходе в сторону младших разрядов двоичного кода частоты. Так как перед этим все

М разрядов выхода М -разрядного двоичного электронно-счетного частотомера 5 содержали информацию о частоте, то в новом режиме старшие разряды двоичного кода частоты на вы- 0 ходе электронно-счетного частотомера не фиксируются.

Первый коммутатор 10 изменяет подключение разрядов выхода М-разрядного запоминающего блока 4 так, что информация о требуемом значении частоты, поступающая на второй вход ,Й-разрядного вычитателя 6, приобретает точно такой же сдвиг в сторону младших. разрядов, что и в И вЂ .разрядном двоичном электронно-счетном частотомере 5. Так как на входах И -раз,рядного вычитателя 6 информация о старших разрядах сравниваемых чисел отсутствует, то код разности на его выходе может не соответствовать дей" ствительному значению разности.

Блок 7 коррекции разности в этом случае корректирует код, поступающий с выхода N --разрядного вычитателя 6 в соответствии с алгоритмом, приведенным вьппе. Поэтому двоичный код числа на его выходе всегда соответствует действительной разности.

Второй коммутатор 11 обеспечивает изменение подключения выхода блока 7 коррекции ко второму входу накапливающего сумматора,1 таким образом, что информация с выхода блока 7 коррекции разности сдвигается в сторону младших разрядов второго входа накапливающего сумматора i на то же количество разрядов, что и в Н -раз" рядном электронно-счетном частотомере 5 и М -разрядном запоминающем бло ке 4, Частота следования импульсов с выходов блока 9 управления и синхро- низации уменьшается, чтобы обеспечить работы системы автоподстройки

7 1104 тора 22 тактовых импульсов проходит на вход установки нуля двоичного счетч1пса 23, устанавливая его в исходное состояние и на синхровход

1)-триггера 19 переводя его в единич5 ное состояние (на D --вход 3 -триггера 19 йодана логическая единица), что вызывает запирание третьего элемента И-НЕ 21 и передачу разрешающего потенциала на второй элемент И 24.

Блок 7 коррекции разности (фиг. 2) работает следующим образом.

Информация с выхода М -разрядного счетчика 6 поступает на входы реверсивного счетчика 12.

Таким образом, после первого прошедшего первый элемент И 20 импульса с выхода управляемого генерато- . ра 22 на выходах двоичного счетчика 23, являющихся третьим выходом блока 9 управления и синхронизации, устанавливается начальный код управляющей коммутации 10 и 11 и N -разрядника двоичным электронно-счетным частотомером. Спустя время, необходимое для окончания процесса установки.двоичного счетчика 23 в исходное состбяние на выходе первого элемента 25 задержки, являющегося вторым входом блока 9, появляется импульс запуска N -разрядного двоичного

30 электронно-счетного частотомера 5.

После того, как на его выходе появится результат измерения частоты под- страиваемого генератора 3, на выходе управляемой линии 26 задержки, явля- З5 ющейся четвертым выходом блока 9, появляется импульс, поступающий на второй вход элемента 7 коррекции разности. После окончания процесса коррекции разности на выходе второй ли- 40 нии 27 задержки, являющейся вторым выходом блока 9, появляется импульс, поступающий на первый вход накапливающего сумматора 1. С появлением, следующего импульса на выходе управляемого генератора 22 вся последовательность импульсов на выходах блока 9 повторяется.

Как только модуль разности на выход де блока 7 коррекции разности станет меньше искомого порогового значения, срабатывает (М-1)-разрядный цифровой сигнализатор 8.

Сигнал с его выхода поступает 55 на вход второго элемента И 24, являющегося первым входом блока 9, и открывает его, второй элемент И 24 про659 8 пускает очередной импульс с выхода управляемого генератора 22, прошедший через открытый первый элемент И 20 на счетный вход двоичного счетчика 23. Изменение кода на выходе двоичного счетчика 23 вызовет увеличение точности работы IN -разрядного электронно-счетного частотомера 5 и соответствующего переключения коммутаторов 10 и 11, а также увеличит период следования импульсов с выхода управляемого генератора 22 и время задержки в управляемой линии 26 задержки.

При последующих срабатываниях (N-1)-разрядного цифрового анализатора 8 состояние двоичного счетчика 23 изменяется, что вызывает увеличение точности автоподстройки частоты, при номинальной точности автоподстройки срабатывает дешифратор 28, который закрывает второй элемент И 24, запрещая прохождение импульсов на счетный вход двоичного счетчика 23. Изменение состояния двоичного счетчика 23 прекращается и все устройство переходит в режим стабилизации частоты подстраиваемого генератора 3.

Информаци с выхода (N-1)-разрядного вычитателя 6 поступает на входы реверсивного счетчика 12. При поступлении импульса с четвертого. выхода блока 9 проходит запись этой информации реверсивного счетчика 12, После окончания процесса записи импульс появляется на выходе первой линии 13 задержки. Пройдя через первый инвертор 14, он поступает на первые входы первого и второго элементов И-НЕ 15 и 16. На эти же элементы непосредственно и через второй и третий инверторы 17 и 18 поступает информация со старшего (С„ ) и знакового (2) разрядов (й-1)-разрядного вычитателя 6. Если число, поступившее с выхода (М-1)-разрядного вычитателя 6 положительное, то 2 = О. Если при этом С = 1, то на вычитающий счетчик вход реверсивного счетчика 12 поступает импульс, уменьшающий записанное в реверсивном счетчике 12 число на единицу. Если же число отрицательное, С = О, то импульс поступает на суммйрующий счетный вход и происходит увеличение записанного ранее числа на единицу.

Если же 2 = 0 и С = 0 или

Z = 1 и С = 1, то на счетные входы импульсы не поступают и число на выходах реверсивного счетчика 12 равно

1104659

9 числу, поступающему на входы С ., С „, т.е. коррекции разности в этом

Н-1 случае не происходит.

Таким образом, для правильной работы предложенного устройства требуется меньшее количество ключей в первом и втором коммутаторах, меньшее количество разрядов в вычитателе и электронно-счетном частотомере и цифровом анализаторе, поэтому предлагаемое устройство обладает экономичностью по сравнению с известными устройствами.

Вх.

1104659

Составитель С.Даниэлян

Техред 0.Неце Корректор Л.Пилипенко

Редактор Н.Пушненкова

Заказ 5321/43 Тираж 862 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r.Ужгород, ул.Проектная, 4