Преобразователь кода в суммарный интервал времени

Преобразователь кода в суммарный интервал времени

Иллюстрации

Показать все

Реферат

 

1. ПРЕОБРАЗОВАТЕЛЬ КОДА В СУММАРНЫЙ ИНТЕРВАЛ ВРЕМЕНИ, содержащий генератор импульсов и управляемый делитель частоты, установочные входы которого соответственно соединены с п входными шинами, отличающийся тем, что, с целью повышения точности преобразования , в него введены первый и второй триггеры и логический инвертор , вход которого соединен с выходом генератора импульсов и входом синхронизации первого триггера, а выход - со счетным входом второго триггера,выход которого подключен . к счетному входу управляемого делителя частоты, выход которого соединен с информационным входом первого триггера, выход которого подключен (Л к выходной шине.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (И) 3(511 " 03 K t3/20

Ъ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3593373/18-21 (22) 20.05.83 (46) 30.07.84,Бюл. и 28 (72) И.А.Бабанов, А.И.Воителев и Л.М.Лукьянов (71) Всесоюзный научно-исследовательский институт электромеханики (53) 681.325(088.8) (56) 1. Гитис 3.И. Преобразователи информации для электронных цифровых вычислительных устройств, М., 1975, с. 268, рис. 6-9а.

2. Клебанский P.Б. Преобразователи кода в напряжение. M., 1973, с. 34, рис. 1-6 (прототип). (54)(57) 1. ПРЕОБРАЗОВАТЕЛЬ КОДА

В СУММАРНЫЙ ИНТЕРВАЛ ВРЕМЕНИ, содержащий генератор импульсов и управляемый делитель частоты, установочные входы которого соответственно соединены с г входными шинами, отличающийся тем, что, с целью повышения точности преобразования, в него введены первый и второй триггеры и логический инвертор, вход которого соединен с выходом генератора импульсов и входом синхронизации первого триггера, а выход — со счетным входом второго триггера, выход которого подключен к счетному входу управляемого делителя частоты, выход которого соединен с информационным входом первого триггера, выход которого подключен к выходной шине.

1106012

2. Преобразователь по п.1, отличающийся тем, чтоуправляемый делитель частоты выполнен íà и -разрядном двоичном счетчике импульсов, элементе ИЛИ и h элементах И, выходы которых соединены с соответствующими входами элемента ИЛИ, выход которого подключен к выходу управляемого делителя частоты, установочные входы которого соединены с первыми входами соответствующих элементов И, вторые входы

Изобретение относится к импульсной технике, в частности к преобразователям кода в интервал времени, и может быть использовано для построения прецизионных преобразо- 5 вателей кода в напряжение с промежуточным преобразованием в число импульсов стабильной длительности.

Известен преобразователь кода в интервал времени, содержащий счетчик, генератор импульсов, триггер и логический элемент И, в котором первые входы счетчика соединены с кодо"

Ь выми входами устройства, входы логического элемента И соединены с выходами генератора импульсов и триггера, нулевой установочный вход которого соединен с выходом переполнения счетчика (11.

Недостаток этого устройства при использовании его в преобразователе кода в напряжение с промежуточным преобразованием в суммарный интервал времени заключается в том, что выходные импульсы неравномерно распределены по периоду повторения. Это приводит к увеличению пульсаций на выходе фильтра низких частот, который обычно применяется в преобразо" вателях кода в напряжение с промежу- 30 точным преобразованием в число несоприкасающихся импульсов, длительности которых за период преобразования образуют суммарный интервал времени. 35

Наиболее близким к предлагаемому по технической сущности является преобразователь кода в суммарный инкоторых объединены и подключены к счетному входу управляемого делителя частоты н входу г -разрядного двоичного счетчика импульсов, инверсные выходы разрядов которого соединены с третьими входами соответствующих элементов И, причем остальные 1. -1 входов каждого 1, -ro элемента И, кроме первого соответственно соединены с прямыми выходами всех предшествующих разрядов двоичного счетчика импульсов. тервал времени, содержащий генератор импульсов и управляемый делитель частоты, установочные входы которого соединены с vl входными шинами, счетный вход подключен к выходу генерато ра импульсов, а выход — к выходной шине C23 .

Б этом преобразователе число выходных несоприкасающихся импульсов за период преобразования распределено более равномерно, что уменьшает пульсации в выходном сигнале преобразователя кода в напряжение, построенном на основе промежуточного преобразователя. Однако и этот преобразователь характеризуется недостатком, выражающимся в нарушении идентичности по длительности выходных импульсов, так как при различных кодах выходной импульс формируется различными логическими элементами с неидентичными задержками.

Цель изобретения — повышение точности преобразования.

Поставленная цель достигается тем, что в преобразователь кода в суммарный интервал времени, содержащий генератор импульсов и управляемый делитель частоты, установочные входы которого соответственно соединены с входными шинами, введены первый и второй триггеры и логический инвертор, вход которого соединен с выходом генератора импульсов и входом синхронизации первого триггера, а выход — со счетным входом второго триггера, выход которого подключен к счетному входу управляемого делите1106012 ля частоты, выход которого соединен с информационным входом первого триггера, выход которого подключен к выходной шине.

При этом управляемый делитель частоты выполнен на и -разрядном двоичном счетчике импульсов, эле" менте ИЛИ и элементах И, выходых которых соединены с соответствующими входами элемента ИЛИ, выход кото рого подключен к выходу управл>Амого делителя частоты, установочные входы которого соединены с первыми входами соответствующих элементов И, вторые входы которых объединены и подключены к счетному входу управляемого делителя. частоты и входу 8 -разрядного двоичного счетчика импульсов, инверсные выходы разрядов которого соединены с третьими входами соответствующих элементов И, причем остальные . -1 входов каждого -го элемента И, кроме первого соответственно соединены с прямыми выходами всех предшествующих разрядов двоичного счетчика импульсов.

На фиг.1 приведена структурная электрическая схема преобразователя; на фиг.2 - схема варианта выполнения управляемого делителя частоты.

Преобразователь содержит входные шины 1, управляемый делитель 2 частоты с переменным коэффициентом деления с вторым входом 3 и выходом 4, генератор 5 импульсов, логический инвертор 6, триггеры 7 и 8, выходную шину 9, П -разрядный двоичный счет чик 10, инверсный 11 и прямой 12 выходы первого (младшего) разряда этого счетчика, инверсный 13 и прямой 14 выходы второго разряда счетчика, инверсный 15 и прямой 16 выходы 11 -1-ro разряда счетчика, инверсный выход 17ь -ro (старшего) разряда счетчика, первый 18, второй 19 и и -ый 20 логические элементы И, логический элемент 21 ИЛИ.

В преобразователе входные шины 1 соединены с соответствующими установочными входами делителя 2, выход генератора 5 соединен с синхровходом первого триггера 8 и через инвертор 6 — со счетным входом второго триггера 7, выход которого соединен с вторым входом 3 делитеЛя 2, выход 4 которого соединен с информационным входом триггера 8, выход которого является выходом всего преобразователя шиной 9.

И соединен с выходной

В управляемом делителе 2 частоты первые входы являются первыми входами логических элементов 18-20, причем вход старшего разряда преобразуемого кода является входом элемента 18, а вход младшего разряда — входом элемента 20. Второй вход 3 делите10 ля 2 соединен со счетным входом счетчика 10 и со вторыми входами элементов 18-20, третьи входы которых соединены с соответствующими инверсными выходами 11, 13, 15 и 17 счетчика 10. Остальные входы элементов

19 и 20 соединены со всеми прямыми выходами предшествующих младших разрядов счетчика 10 (для элемента 19 с выходом 121 для элемента 20 — с выходами 12,14-16). Выходы элементов 18-20 через элемент 21 подключены к выходу делителя 2.

Устройство работает следующим образом.

Сигналы, поступающие параллельно на входные шины 1, преобразуются в делителе 2 в пропорциональное число неперекрывающихся импульсов на его выходе, которые поступают на информационный вход триггера 8.

Частота этих сигналов определяется значением преобразуемого кода и час.. тотой выходных импульсов триггера 7, которая в два раза ниже частоты вы35 ходных импульсов генератора 5. При этом срабатывание триггера 8 происходит по фронту выходного импульса генератора 5, а срабатывание триггера 7 — по спаду этого импульса, 40 т.е. выходные импульсы триггера 8 и делителя 2 сдвинуты друг относительно друга на величину длительности импульсов генератора 5. На выходе триггера 8 образуются импульсы

45 аналогичные импульсам на его информационном входе, но сдвинутые отно,сительно их на величину длительности импульса генератора 5. Причем длительность выходных импульсов предла50 гаемого преобразователя не зависит от значения преобразуемого кода, так как определяется периодом следования выходных импульсов генератора 5 и задержками, вносимыми одним

55 и тем же элементом — триггером 8.

Делитель 2 частоты формирует на .выходе 4 неперекрывающиеся импульсны сигналы. Если имеется единица в старшем разряде преобразуемого кодл, то

1106012

6 открыт по первому входу элемент 18, и через него проходят сигналы, поступающие на вход 3 делителя частоты, в те моменты, когда младший разряд счетчика находится в состоянии нуля, т.е. на вьжоде элемента 18 формируются импульсы наибольшей частоты.

На выходе элемента 19 анз.чогично формируются импульсы, но при наличии единицы в следующем за старшим разряде преобразуемого кода, но в моменты, когда младший разряд счетчика 10 находится в единичном состоянии, а второй младший его разряд — в нулевом состоянии, т.е. на выходе эле- 15 мента 19 формируются импульсы с частотой в два раза меньшей, чем на выходе элемента 18 и т.д.

На вьжоде элемента 20, управляемого инверсным выходом старшего разря- 20 да счетчика 10, при наличии единицы в младшем разряде преобразуемого кода за период работы этого счетчика формируется только один импульс в момент совпадения единичных состояний во всех более младших разрядах счетчика 10.

Таким образом, преобразователь позволяет получить прецизионные, строго идентичные по длительности вы- зо ходные импульсные сигналы, количество которых равно значению преобразуемого кода.

Технико-экономический эффект от использования изобретения заключается в том, что импульсы выходной последовательности в предлагаемом устройстве обладают значительно большей идентичностью и стабильностью по длительности, что существенно повышает точность преобразования кода в суммарный интервал времени.

Улучшение идентичности и стабильности подтверждается следующим.

Длительность импульса на выходе логического элемента в общем случае определяется выражением где — длительность входного импульсаа, — время задержки фронта, — время задержки спада.

Обычно г Е с, поэтому можно написать О = а д, где д. . ($ ) !

Для предлагаемой схемы имеем

tp 4 д (знак можно взять любой, но какой-нибудь один для конкретного типа триггера 8). Для прототипа выходной импульс равен

= цх + дну, причем для различных значений . . задержки д ЕЬь могут быть различными как по знаку, так и по величине из-за неидентичности параметров различных логических элементов.

Таким образом, длительность выходных импульсов .преобразователя строго постоянна не зависимо от значения преобразуемого кода.

1106012

Составитель В.Войтов

Редактор Н.Киштулинец Техред А.Кикемезей Корректор В.Синицкая

Заказ 5613/44 Тираж 862 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4