Устройство для ввода информации

Устройство для ввода информации

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ , содержащее входные датчики, формирователь временных интервалов, мультиплексор, первый и второй триггеры , счетчик адреса, выходы соединены с адресными входами мультиплексора , информационные входы которого соединены с выходами датчиков, отличающееся тем, что, с целью повышения достоверности вводимой информации путем уменьшения влияния помех, в него введены первый и второй блоки памяти, реверсивный .счетчик , первый, второй, третий и четвертый элементы И, схема сравнения, элемент ИЛИ, выходы счетчика адреса соединены с входами первого и второго блоков памяти и являются выходами адреса прерывания устройства, один из информационных выходов второго блока памяти соединен с D -входом второго триггера, а остальные информационные выходы второго блока памяти соединены с информационными входами реверсивного счетчика, выходы которого соединены с входами элемента ИЛИ, с информационными входами второго блока памяти и с первьми входами схемы сравнения, к вторым входам которой подключены выхо;ц | первого блока памяти, выход схемы сравнения соединен с первьв4 входом первого элемента И и с первым входом второго элемента И, выход которого соединен с R-входом второго триггера, инверсный выход которого соединен с одним из информационных входов второго блока памятни с С-входом первого триггера, R-вход которого является входом сброса прерывания устройства, прямой выход первого триггера является выходом запроса прерывания устройства, инверсный выход первого триггера соединен с входом остановки формирователя временных интервалов, выход элемента ИЛИ .соединен с первым входом третьего элемента И и инверсньм входом четвертого элемента И, выход которого соединен с 5-входом второго триггера, О прямой выход мультиплексора соединен J с вторым входсм первого элемента И, выход которого соединен с суммирующим входом реверсивного счетчика, инверсный выход мультиплексор соедиел нен с вторьм входом третьего элемента И, выход которого соединен с вычитающим входом реверсивного счетчика, первый выход формирователя временных интервалов соединен с суммирующим входом счетчика адреса и с входом чтения второго блока памяти, вход записи которого соединен с шестым выходом формирователя временных интервалов, второй выход которой соединен с входом занесения реверсивного счетчика.и с С-входом второго триггера, третий вы

СОКИ COBETCHHX

ЮВЮПГ

РЕСПУБЛИК

0Ю (И) 00

Г0СУДМ СТВЕННЫЙ НОМИТЕТ ОСЕ

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ ц н двтмснаав сеидетв3ЬСЧВУ 1 Лйщ"цд (21) 3577512/18-24 (22) 15.04.83 (46) 07.08.84, Бюл. Ф 29 (72) А.И.Сабаляускас, В.Ф.Антоневич, В.К.Коялис, А.Д.Анищенко, М.Е.Гурчик и А.И.Бельбякова (71} Вильнюсский завод электроизмерительной техники (53) 681.326(088.8) (56) 1. Мартынов Е.М. Электронные устройства дискретного действия.М., "Энергия", 1968, с. 100.

2. Авторское свидетельство СССР

Ф 177448, кл. Н 04 Ь 11/08, 1965 (прототип). (54}.(57) УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ, содержащее входные датчики, формирователь временных интервалов, мультиплексор, первый и второй триггеры, счетчик адреса, выходы которого соединены с адресныки входами мультиплексора, информационные входы кото- . рого соединены с выходами датчиков, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности вводимой информации путем уменьшения влияния помех, в него введены первый и второй блоки памяти, реверсивный счетчик, первый, второй, третий и четвертый элементы И, схема сравнения, элемент ИЛИ, выходы счетчика адреса соединены с ащ еснькн входами первого и второго блоков памяти и являются выходами адреса прерывания устройства, один из информационных выходов второго блока памяти соединен с 9 -входом второго триггера, а остальные информационные выходы второго блока памяти соединены с информационными входами реверсивного счетчика, выходы которого соединены с входами элемента

ИЛИ, с информационными входами второго блока памяти и с первыми входами схемы сравнения,к вторым входам которой подключены выходы первого блока памяти, выход схемы сравнения соединен с первым входом первого элемента

И и с первым входом второго элемента

И, выход которого соединен с Р -входом второго триггера, инверсный выходкотарого соединен с одним из ннфор» мационных входов второго блока памяти и с С -входом первого триггера, Р -вход которого является входом сброса прерывания устройства, прямой выход первого триггера является выходом запро- Е са прерывания устройства, инверсный выход первого триггера соединен с входом остановки формироватепя времен ных интервалов, выход элемента ИПИ ,соединен с первым входам третьего элемента И и инверсным входом четвертого элемента И, выход которого соединен с 5-входом второго триггера, прямой выход мультиплексора соединен с вторым входом первого элемента И, выход которого соединен с суммирующим входом реверсивного счетчика, инверсный выход мультиплексора соединен с вторым входом третьего элемента

И, выход которого соединен с вычитающим входом реверсивного счетчика, первый выход формирователя временных интервалов соединен с суммирующим входом р счетчика адреса и с входом чтения второго блока памяти, вход записи которого соединен с шестым выходом формирователя временных интервалов, второй выход которой соединен с входом занесения реверсивного счетчика.и с

C -входом второго триггера, третий вы11071 ход формирователя временных интервалов соединен с третьими входами первого и третьего элементов И, четвер- . тый выход формирователя временных интервалов соединен с 3 -входом первого триггера, пятый выход формировате15 ля временных интервалов соединен .с вторым входом второго и первым прямьм входом четвертого элементов И, второй прямой вход последнего соединен с прямым выходом мультиплексора.

Изобретение относится к автоматике и измерительной технике и может быть использовано в системах учета H контроля потребления энергии.

Известно устройство для ввода ин5 формации, содержащее последовательно соединенные датчик сигналов, анало" говые интеграторы, компараторы уровней (11.

В данком устройстве для подавления 10 импульсных помех, вызываннщих дробление полезного сигнала и имеющих более короткув длительность по отношению к нему, используют метод аналогового интегрирования. При этом для каждого датчика надо иметь отдельиув иктегри- рующую цепь, что приводит к значитель кому увеличению оборудования и трудоемкости наладки и эксплуатации в многоканальных устройствах. Нестабильность номинальных величин интегрирующих элементов риводит к сниженив достоверности приема информации.

Наиболее близким решением к пред- 25 лагаемому является устройство для реалиэации дискретно-интегрального способа регистрации телеграфных посылок, содержащее датчик сигналов, формирователь временных интервалов, мультиплексор, схему совпадений, счетчик адреса, первый и второй триггеры, генератор, формирователи импуль сов, выходы счетчика адреса соединены с адресными входами мультиплексора, информационные входы которого со- З5 единены с выходами датчкков, выход генератора через первый формирователь соединен с входом первого триггера первый и второй выходы которого через формирователи соединены соответствен40 но с входом схемы .совпадения, входом схемы синхронизации, второй вход схемы совладения соединен с выходом вто" рого триггера (2 ).

Однако известное устройство не обеспечивает защиты полезного сигнала от помех, вызывающих эффект дробления.

Цель изобретения - повышение дос товерности ввода информации путем уменьшения влияния помех.

Поставленная цель достигается тем что в устройство для ввода информа- ции, содержащее входные датчики, мультиплексор, первый и второй триггеры, формирователь временных интервалов, счетчик адреса, выходы которого соединены с адресными входами мультиплексора, информационные входы кото« рого соединены с выходаьж датчиков, дополнительно введены первый и второй блоки памяти, реверсивный счетчик, схема сравнения, первый, второй, третий и четвертый элементы И,схема сравнения элемент ИЛИ, выходы счетчика адреса соединены с адресными входами первого и второго блоков памяти и являются выходами адреса прерывания устройства, один из информационных выходов второго блока памяти соединен с 3--входом второго триггера, а остальные информационные выходы второго блока памяти соединены с информационными входами реверсивного счетчика, выходы которого соединены с входами элемента ИЛИ, с информационными входами второго блока памяти и с первьми входами схемы сравнения, к вторым входам которой подключены выходы первого блока памяти, выход схемы сравнения соединен с первым входом первого элемента И и с первым входом второго элемента И, выход которого соединен с Р -входом второго триггера, инверсный выход которого соединен с одним из информационных входов второго блока памяти и с C-входом первого триггера, Я -вход которого является входом сброса прерывания устройства, прямой выход г

1107115 первого триггера является выходом запроса прерывания устройства, инверсный выход первого триггера соединен с входом остановки формирователя временных интервалов, выход элемента ИЛИ соединен с первым входом третьего элемента И и инверсным входом четвертого элемента И, выход которого соединен с 5-входом второго триггера, прямой выход мультиплексора соединен с вторым входом первого элемента И, выход которого соединен с суммирующим входом реверсивного счетчика, инверсный выход мультиплексора соединен с вторым входом третьего элемента И, выход которого соединен с вычитающим входом реверсивного счетчика, первый выход формирователя временных интервалов соединен с суммирующим входом счетчика адресов и с входом чтения второго блока памяти, вход записи которого соединен с шестым выходом формирователя временных интервалов, второй выход которой соединен с входом занесения реверсивного счетчика и с С -входом второго триггера, третий выход формирователя временных интервалов соединен с третьими входами первого и третьего элементов И, четвертый выход формирователя временных интервалов соединен с D --входом первого триггера, пятый выход формирователя временных интервалов соединен с вторым входом второго и первым прямым входом четвертого элементов И, второй прямой вход последнего соединен с прямым выходом мультиплексора.

На фиг. 1 показан принцип действия предлагаемого способа для i-го канала; на фиг. 2 — блок-схема устройства; на фиг. 3 — диаграмма работы устройства.

Устройство (фиг.2) содержит входные датчики 1,-1, мультиплексор 2, счетчик 3 адресов, третий элемент

4 И, первый элемент 5 И, первый блок 6 памяти, элемент 7 ИЛИ, схему 8 сравнения, реверсивный счетчик 9, второй блок 10 памяти, первый триггер . 11, второй триггер 12, четвертый и второй элементы 13 и 14 И соответственно, формирователь 15 временных интервалов, выход 16 запроса на прерывание, вход 17 сброса, А — выход адреса. Первый блок 6 и второй блок

10 памяти представляют собой соответ-. ственно программируемое ПЗУ и оперативное запоминающее устройство (ОЗУ).

В предлагаемом устройстве, использующем метод дискретного интегрирования входных сигналов, поступающих от датчиков, выд ление значащих моментов (ЗМ), т.е. переход от одного уровня сигнала к другому, для каждо-го i-ro канала производится путем сравнения разности интегральных значений уровней сигнала с заданным коэф10 фициентом помехоустойчивости М

Значение коэффициентов помехоустойчивости М производится на основе априорных данных, полученных путем статистического.,анализа сигналов с

15 учетом длительности единичных („) и нулевых (ь„) посылок для каждого

Ф датчика М = (0,05+0,9) вЂ Ъ при,(С

° . @в кв

М = (О 5-0 9)- — при 11 >ь

1 1 С Э о °

20 где Г„в-период Ъигнала квантования кв аа Ь1(r )

При циклическом опросе датчиков (фиг.1) каждому из них соответствует коэффициент помехоустойчивости M.

25 и текущее значение разности P. интег11 ральных значений применяемых уровней, Если в момент опроса сигнал датчика имеет единичный уровень, то к разности P. добавляется единица, если

30 нулевой уровень1то от разности P.

1 вычитается единица. Полученное текущее значение сравнивают с соответствующим значением помехоустойчивости

М„. и с нулем, факт достижения разностью Р; значения М,. запоминается в качестве обнаружения единичного уровня сигнала (и при этом дальнейшее . суммирование единицы к разности P

i интегральных. значений уровней не про40 исходит).

Факт достижения разностью P. зиа1 чения нуля запоминается как случай обнаружения нулевого уровня сигнала, при этом дальнейшее вычитание еди ц ниц из разности Р, интегральных значений уровней не происходит. Таким образом, происходит выделение искаженного ,помехой сигнала в унитарном коде.

Информация в унитарном коде от датчиков 1„-1 поступает на входы мультиплексора 2 ° Первым синхроимпу льсом 18-формирователя 15 добавляется единица в счетчик 3 и подается управляющий сигнал на чтение в ОЗУ 10.

С выхода счетчика 3 адрес датчика (и соответствующих ему ячеек памяти в ППЗУ и ОЗУ) поступает на адресные входы мультиплексора 2, ППЗУ 6, ОЗУ 10 и выход адреса А. Информация

11071

S с выбранного датчика появится на прямом и инверсном выходах мультиплексора 2, а информация из выбранных ячеек памяти ОЗУ 10 и ППЗУ 6— на их соответствующих выходах-. Информация из ОЗУ 10 вторым синхроим-. пульсом 19 в формирователе 15 зано-: сится в реверсивный счетчик 9 и триггер 12.

В случае равенства содержимого счетчика 9 соответствующему коэффициенту помехоустойчивости М, записанному в, <-ой ячейке ППЗУ 6, с выхода схемы 8 сравнения выдается сигнал на элементы 5 И и 14 И. С элемента 7

ИЛИ выдается сигнал в случае неравенства содержимого счетчика 9 нулю.

Таким образом, третьим синхроим-.> пульсом ."0 формирователя 15 через элементы 4 И и 5 И будет добавляться или вычитаться единица из содержимо" го счетчика 9 в зависимости от наличия или отсутствия сигнала с выбранного счетчика 1 и отсутствия или наличия сигналов на выходах схемы 8 сравнения и элемента 7

ИЛИ соответственно. Из работы элементов 4 и 5 И видно, что единица в счет.— чик 9 (вне зависимости от наличия или отсутствия сигнала с выбранного дат- о чика) не будет добавляться при равенстве его содержимого соответствующему значению помехоустойчивости М., не

1 будет вычитаться при равенстве содер" зримого счетчика 9 нулю.

Четвертый синхроимпульс 21 форми35 рователя 15 подается на вход 3 триггера 11, разрешая установку этого триг1ера в единичное состояние положительным фронтом по входу С.

Пятым синхроимпульсом 22 формирователя 15 триггер 12 устанавливается в единичное или нулевое состояние, в зависимости от наличия разрешающего сигнала по схеме 8 сравнения или от45 сутствия разрешающего сигнала с эле"мента 7 ИЛИ соответственно. Если содержимое счетчика 9 равно содержимому i"é ячейки ППЗУ 6 (содержащей соответствующий коэффициент помехоустойчивости М;), то триггер 12 устанавливается в нулевое состояние по входу Р, а если содержимое счетчика

9 равно нулю - в единичное состояние по входу S, При этом возникают два дальнейших варианта работы устройства, зависящих от направления пере1

15 б ключения триггера 12 из нулевого состояния в единичное и наоборот.

При переключении триггера 1 из нулевого состояния в единичное триггер 11 остается в начальном состоянии {а именно, в нулевом). Поэтому шестым синхроимпульсом 23 формирователя 15 запи|ывается содержимое счетчика 9 и триггера 12 в соответствующую ячейку памяти ОЗУ 10 (фиг. За) и устройство переходит к опросу следующего датчика.

При переключении триггера 12 из единичного состояния в нулевое триггер 11 переключается в единичное состояние. При этом сигналом с инверсного выхода триггера 11 останавливается дальнейшая работа формирователя

15 (фиг. Зб), а с прямого выхода триггера 11 подается сигнал 16 прерывания на вычислительное устройство для обработки поступившей информации по адресу А с выхода счетчика 3 адресов. После приема поступающей информации вычислительное устройство выдает сигнал сброса на вход 17, который устанавливает в нулевое положение триггер 11. При этом формирователь 15 возобновляет свою работу с прерванного места и шестым синхроимпульсом 23 в ОЗУ 10 записывается информация со счетчика 9 и триггера

12. Далее устройство переходит к опросу следующего датчика. Если при наличии сигнала с элемента 13 И триггер

12 уже находился в единичном состоянии, то его переключение в единичное состояние не происходит (соответственно не происходит выработка сигнала прерывания в вычислительном устройстве) и шестым синхроимпульсом 23 за исывается содержимое счетчика 9 и триггера 12 в соответствующую ячейку памяти ОЗУ 10 (фнг. За) и устройство продолжает свою работу с выработки ,первого синхроимпульса формирователя 15 для опроса следующего датчика.

Таким образом, происходит прием информации от датчиков в унитарном коде по каждому из каналов в условиях сильных помех, при этом каждому из датчиков присвоено свое значение коэффициента помехоустойчивости (в соответствий с параметрами сигналов поданным каналам) и значительно уменьшается количество оборудования.

1107115

11071 1,5

1g

Ф

Р7

Р2

О

2Я

16

17

А

Составитель В.Верховский

Редактор С.Патрушева Техред 0.Кецба Корректор И.Шулла

Заказ 5760/34 Тираж 699 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб.,д.4/5

Филиал ППП "Патент", г. Ужгород,ул.Проектная,4