Устройство компенсации помех

Устройство компенсации помех

Иллюстрации

Показать все

Реферат

 

1, УСТРОЙСТВО КОМПЕНСАЦИИ ЦОМЕХ, содержащее сумматор, выход которого является выходом устройства , последовательно соединенные первый фазовьш детектор, опорньй вход которого является входом первой опорной частоты устройства, и первый порбговый элемент, последовательно соединенные второй фазовый детектор, опорный вход которого является входом второй опорной частоты устройства, и второй пороговый элемент N приемных каналов, каждый из дпух выходов которых соединен с соответствующим входом сумматора, каждый приемный канал содержит третий и четвертый фазовые детекторы, опорный вход каждого из которых является соответственно входом первой и второй опорных частот приемного канала и устройства, первый регулируемый усилитель, вход которого является входом, а выход первым выходом приемного канала. последовательно соединенные фазовращатель на 90 , вход которого соединен с входом приемного канала, и второй регулируемый усилитель, выход которого является вторым выходом приемного канала, первый и второй блоки формирования регулирующего сигнала, выход каждого из которых соединен с входом регулирования первого и второго регулируемых усилителей соответственно, первый и второй входы обратной связи каждого блока формирования регулирующего сигнала являются первым и вторым входами обратной связи приемного канала и соединены с выхс дами вто (Л С рого и первого пороговых элементов соответственно, отличаю щеес я тем, что, с целью расширения динамического диапазона и повышения, отношения сигнал - помеха на выходе устройства, Б него введен первый усилитель-пграничитель, вход которого соединен с выходом устройства, а выход - с сигнальными входами первого и второго фазовых детекторов , в приемный канал введены второй усилитель-ограничитель, вход которого соединен с входом приемного канала, а выход соединен с сигнальными входами третьего и четвертого фазовых детекторов, третий пороговый элемент, вход которого соединен с выходом третьего фазового детектора, а выход соединен с первыми входами блоков формирования регулирующего сигнала, четвертый пороговый элемент, вход которого соединен с выходом четвертого фазового детектора , а выход соединен с вторыми

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (Н) А.З(Ю Н04В110

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ й

ПЬЯЦЦА р

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3533971/18-09 (22) 06.01.83 (46) 07.08.84 Вюл. Р 29 (72) В.Г.Александров, Г.А.Анцугов, Ю.II.Долганов и Ю.В.Мазин (71) Ленинградский институт авиационного приборостроения (53) 621.396.669(088.8) (56) 1. Ширман Я.И. и др. Теория и техника обработки радиолокационной информации на фоне помех "радио и связь". M. 1981, с. 356.

2. Лихарев В.А, Цифровые методы и устройства в радиолокации. М., "Советское радио", 1973, с.135-137 (прототип). (54)(57) 1. УСТРОЙСТВО КОМПЕНСАЦИИ

ПОМЕХ, соцержащее сумматор, выход которого является выходом устройства, последовательно соединенные первый фазовый детектор, опорныи вход которого является входом первой опорной частоты устройства, и первый порбговый элемент, последовательно соединенные второй фазовый детектор, опорный вход которого является входом второй опорной частоты устройства, и второй пороговый элемент N приемных каналов, каждый из двух выходов которых соединен с соответствующим входом сумматора, каждый приемный канал содержит третий и четвертый фазовые детекторы, опорный вход каждого из которых является соответственно входом первой и второй опорных частот приемного канала и устройства, первый регулируемый усилитель, вход которого является входом, а выход— первым выходом приемного канала, последовательно соединенные фазовращатель на 90, вход которого соединен с входом приемного канала, и второй регулируемый усилитель, выход которого является вторым выходом приемного канала, первый и второй блоки формирования регулирующего сигнала, выход каждого из которых соединен с входом регулирования первого и второго регулируемых усилителей соответственно, первый и второй входы обратной связи каждого блока формирования регулирующего сигнала являются первым и вторым входами обратной связи приемного канала и соединены с выхс дами второго и первого пороговых элементов соответственно, о т л и ч а ю щ е ес я тем, что, с целью расширения динамического диапазона и повышения. отношения сигнал — помеха на выходе устройства, в него введен первый усилитель-ограничитель, вход которого соединен с выходом устройства, а выход — с сигнальными входами первого и второго фазовых детекторов, в каждый приемный канал введены второй усилитель-ограничитель, вход которого соединен с входом приемного канала, а выход соединен с сигнальными входами третьего и четвертого фазовых детекторов, третий пороговый элемент, вход которого соединен с выходом третьего фазового детектора, а выход соединен с первыми входами блоков формирования регулирующего сигнала, четвертый пороговый элемент, вход которого соединен с выходом четвертого фазового детектора, а выход соединен с вторыми

1107 входами блоков формирования регулирующего сигнала, каждый блок формирова-, ния регулирующего сигнала содержит ,реверсивный счетчик, выход которого является выходом соответствующего блока формирования регулирующего сигнала, последовательно соединенные первый элемент совпадения и первый управляемый делитель частоты, последовательно соединенные второй элемент совпадения и второй управляемый делитель частоты, два логических блока, первый вход первого логического блока является первым входом соответствующего

- блока формирования регулирующего сигнала, первый вход второго логического блока является вторым входом соответствующего блока формирования регулирующего сигнала, первые входы элементов совпадения являются входом исходных данных устройства, выход первого логического блока соединен с вторым входом первого элемента совпадения, в первом блоке формирования регулирующего сигнала, выход первого управляемого делителя частоты, управляющий вход которого является первым входом управления деления частоты устройства, соединен с вычитающим входом реверсивного счетчика, выход второго управляемого делителя частоты, управляющий вход которого является вторым входом управления деления частоты устройства, сое. динен с суммирующим входом реверсивного счетчика, инверсный выход первого логического блока, второй вход которого является вторым входом обрат-. ной связи первого блока формирования регулирующего сигнала, соединен с вторым входом второго элемента совпадения, третий вход которого соединен с инверсным выходом второго логического блока, выход второго логического блока, второй вход котооого является первым входом обрат296 ной связи первого блока формирования регулирующего сигнала, соединен с третьим входом первого элемента совпадения, во втором блоке формирования регулирующего сигнала выход первого управляемого делителя частоты, управляющий вход которого является третьим входом управления деления частоты устройства,. соединен с суммирующим входом реверсивного счетчика, выход второго управляемого делителя частоты, управляющий вход которого является четвертым входом управления деления частоты устройства, соединен с вычитающим входом реверсивного счетчика, выход второго логического блока, второй вход которого является вторым входом обратной связи второго блока формирования регулирующего сигнала, соединен с вторым входом второго элемента совпадения, инверсный выход первого логического блока, второй вход которого является первым входом обратной связи второго блока формирования регулирующего.сигнала, соединен с третьим входом второго элемента совпадения, инверсный выход второго логического блока соединен с третьим входом первого элемента совпадения.

2. Устройство по п.1, о т л ич а ю щ е е с я тем, что логический блок содержит элемент ИЛИ, выход которого является выходом, а инверсный выход — инверсным выходом логического блока, и два элемента И, выход каждого из которых соединен с соответствующим входом элемента ИЛИ, первый вход первого и пефйый инверсный вход второго элементов И являются первым входом логического блока, второй вход первого и второй инверсный вход второго элементов И являются вторым входом логического блока.

Изобретение относится к радиотехнике и может быть использовано в составе многоканальных радиолриемных устройств, в частности в составе приемных устройств с антенной в виде фазированной антенной решетки, а также в составе приемных устройств . радиолокационных станций, работающих в условиях воздействия помех.

50 пороговых элементов соответственно.

Выходы третьего и четвертого фазовых детекторов соединены с входами перво3 11072

Известно устройство для компенсации помех, с корреляционными обратными связями, содержащее аналоговые умножители и интеграторы, в котором производится вычисление ковариации выход5 ного сигнала и сигнала входа приемного канала 11.

Устройство, реализованное методами аналоговой техники, имеет недостаточный коэффициент подавления помех, обусловленный малым динамическим диапазоном аналоговых умножителей, дрейфом нуля, нестабильностью коэффициентов передачи и нелинейностью входящих в него элементов.

Наиболее близким по технической сущности к предложенному техническому решению является устройство компенсации помех, содержащее сумматор, выход которого является выходом уст20 ройства, последовательно соединенные первый фазовый детектор, опорный вход которого является входом первой опорной частоты устройства, и первый поро. говый элемент, последовательно сое25 диненные второй фазовый детектор, .опорный вход которого является входом второй опорной частоты устройства, и второй пороговый элемент, М приемных каналов, каждый из двух выходов которых соединен с соответствующим входом сумматора, каждый прием— ный канал содержит третий и четвертый фазовые детекторы, опорный вход каждого из которых является соответственно входом первой и второй опорной частоты приемного канала и устройства, первый регулируемый усилитель, вход которого является входом, а выход — первым выходом приемного канала, последовательно соединен- 40 ные фазовращатель на 90, вход которого соединен с входом приемного канала, и второй регулируемый усилитель, выход которого является вторым выходом приемного канала, первый и второй блоки формирования регулирующего сигнала, выход каждого из которых соединен с входом регулирования первого и второго регулируемых усилителей соответственно, первый и второй входы обратной связи каждого блока формирования регулирующего сигнала являются первым и вторым входами обратной связи приемного канала исоединены с выходами второго и первого 55

96 4 го и второго блоков формирования регулирующего сигнала. через соответствующий аналого-цифровой преобразователь. Блоки формирования регулирующего сигнала содержат четыре одноразрядных сумматора, четыре преобразователя кодов и два параллельных сумматора, выходы которых являются выходом соответствующего блока формирования регулирующего сигнала L23

Однако известное устройство обладает недостаточным динамическим диапазоном и недостаточно высоким отношением сигнал-помеха на выходе.

Недостаточность динамического диапазона обусловлена конечным количеством разрядов аналого-цифровых преобразователей.

Низкое отношение сигнал-помеха обусловлено тем, что в нем не предусмотрен ввод априорных данных о полезном сигнале, в частности не обеспечивается задание направления на источник полезного сигнала.

Целью изобретения является расширение динамического диапазона и повышение отношения сигнал — помеха на выходе устройства.

Поставленная цель достигается тем, что в устройство компенсации помех, содержащее сумматор, выход которого является выходом устройства, последовательно соединенные первый фазовый детектор, опорный вход которого является входом первой опорной частоты устройства, и первый пороговый элемент, последовательно соединенные второй фазовый детектор, опорный вход которого является входом второй опорной частоты устройства и второй пороговый элемент, М приемных каналов, каждый из двух выходов кото,рых соединен с соответствующим входом сумматора, каждый приемный канал содержит третий и четвертый фазовые детекторы, опорный вход каждого из которых является соответственно входом первой и второй опорных частот приемного канала и устройства, первый регулируемый усилитель, вход которого является входом, а выход — первым выходом приемного канала, последовательно соединенные фазовращатель на 90", вход которого соединен с входом приемного канала, .и второй регулируемый усилитель, выход которого является вторым выходом приемного канала, первый и вто- рой блоки формирования регулирую1107296 щего сигнала, выход каждого из кото= рых соединен с входом регулирования первого и второго регулируемых усилителей соответственно, первый и второй входы обратной связи каждого 5 блока формирования регулирующего сигнала являются первым и вторым входами обратной связи приемного канала и соединены с выходами второго и первого пороговых элементов соответ- !О ственно, введен первый усилитель-ограничитель, вход которого соединен с выходом устройства, а выход— с сигнальными входами первого и второго фазовых детекторов, в каждый при.15 емный канал введены второй усилительограничитель, вход которого соединен с входом приемного канала, а выход соединен с сигнальными входами третьего и четвертого фазовых детекторов, третий пороговый элемент, вход которого соединен с выходом третьего фазового детектора, а выход соединен с первыми входами блоков формирования регулирующего сигнала, четвертый пороговый элемент, вход которого соединен с выходом четвертого фазового детектора, а выход соединен с вторыми входами блоков формирования регулирующего сигнала, каждый блок формирования регулирующего сигнала содержит реверсивный счетчик, выход которого является выходом соответствующего блока формирования регулирующего сигнала, последовательно соединенные первый элемент совпадения и первый управляемый делитель частоты, последовательно соединенные второй элемент совпадения и второй управляемый делитель частоты, два

40 логических блока, первый вход первого логического блока является первым входом соответствующего блока формирования регулирующего сигнала, первый вход второго логического блока

45 является вторым входом соответствующего блока формирования регулирующего сигнала, первые входы элементов совпадения являются входом исходных данных устройства, выход первого логического блока соединен с вторым входом первого элемента совпадения, в первом блоке формирования регулирующего сигнала выход первого управляемого делителя частоты, управляющий вход которого является первым входом управления деления частоты устройства, соединен с вычитающим входом реверсивного счетчика, выход второго управляемого делителя частоты, управляющий вход которого является вторым входом управления деления частоты устройства, соединен с суммирующим входом реверсивного счетчика, инверсный выход первого логического блока, второй вход которого является вторым входом обратной связи первого блока формирования регулирующего сигнала, соединен с вторым входом второго элемента совпадения, третий вход которого соединен с инверсным выходом второго логического блока, выход второго логического блока, второй вход которого является первым входом обратной связи первого блока формирования регулирующего сигнала, соединен с третьим входом первого элемента совпадения, во втором блоке формирования регулирующего сигнала выход первого управляемого делителя частоты, управляющий вход которого является третьим входом управления деления частоты устройства, соединен с суммирующим входом реверсивного счетчика, выход второго управляемого делителя частоты, управляющий вход которого является четвертым входом управления частоты устройства, соединен с вычитающим входом реверсивного счетчика, выход второго логического блока, второй вход которого является вторым входом обратной связи второго блока формирования регулирующего сигнала, соединен с вторым входом второго элемента совпадения, инверсный выход перво о логического, второй вход которого является вторым входом обратной связи второго блока формирования регулирующего сигнала, соединен с третьим входом второго элемента совпадения, инверсный выход второго логического блока соединен с третьим входом первого элемента совпадения.

Логический блок содержит элемент

ИЛИ, выход которого является выходом, а инверсный выход — инверсным выходом логического блока, и два элемента И, выход каждого из которых соединен с соответствующим входом элемента ИЛИ, первый вход первого и первый инверсный вход второго элементов И являются первым входом логического блока, второй вход первого и второй инверсный вход второго элементов И являются первым входом логического блока.

1107296

На фиг.1 представлена структурная электрическая схема устройства компенсации помех; на фиг.2 — структурная электрическая схема логического блока. 5

Устройство компенсации помех содержит сумматор 1, первый усилитель-ограничитель 2, первый фазовый детектор 3, второй фазовый детектор 4 первый пороговый элемент 5, второй пороговый элемент 6, фазовращатвль 7 на 90, второй усилитель-ограничитель 8,. первый и второй регулируемые усилители 9 и 10, третий фазовый детектор 11, четвертый фазовый детектор 15

12, третий пороговый элемент 13, четвертый пороговый элемент 14, первый блок 15 формирования регулирующего сигнала, второй блок 16 формирования регулирующего сигнала,реверсив- 20 ные счетчики 17,первые элементы 18 . совпадения, первые управляемые делители 19 частоты, вторые управляемые делители 20 частоты, вторые элементы 21 совпадения, первые логические блоки 22, вторые логические блоки 23, приемные каналы 24.

Первые 22 и вторые 23 логические блоки содержат элемент ИЛИ 25, первый элемент И 26, второй элемент И 27. 30

Устройство компенсации помех работает следующим образом.

Допустим, что на входы. устройства поступают сигналы с выходов элементов фазированной антенной решетки или лучеобразующей схемы (не показаны). Рассмотрим работу одного приемного канала 24, считая вначале, что коэффициенты деления первых 19 и вторых 20 управляемых делителей час40 тоты равны l. Входной процесс поступает на входы сумматора 1 через первый регулируемый усилитель 9 и через последовательно включенные фазовращатель 7, второй регулируемый уси45 литель 10. Устройство регулирует коэффициенты усиления первого 9 и вто. рого 10 регулируемых усилителей всех приемных каналов 24 с целью минимизации мощности помех на выходе устройства. Управляющие сигналы поступают на первый 9 и второй 10 регулируемые усилители с выходов реверсивных счетчиков 17. Первый 5, второй 6, третий 13 и четвертый 14 пороговые элементы выделяют знаки квадратурных составляющих процессов на входе приемного канала 24 и на выходе сумматора 1. Первые 22 и вторые 23 логические блоки выполняют функцию выделения определенных знаковых комбинаций соответствующих квадратурных составляющих. Если знаки косинусных составляющих совпадают и одновременно совпадают знаки синусных составляющих входного и выходного процессов, то импульс дискретизации проходит через первый элемент 18 совпадения первого блока 15 формирования регулирующего сигнала на вход вычитания реверсивного счетчика 17. Если знаки косинусных составляющих входного и выходного процессов не совпадают и одновременно не совпадают знаки синусных составляющих входного и выходного процессов, то импульс дискретизации проходит через второй элемент 21 совпадения первого блока 15 на вход сложения реверсивного счетчика 17.

Если знаки косинусной и синусной составляющих соответственно входного и выходного процессов совпадают и одновременно не совпадают знаки косинусной и синусной составляющих со ;тветственно входного и выходного процессов, то импульс дискретизации проходит через первый элемент 18 совпадения второго блока 16 на вход сложения реверсивного счетчика 17.

При наличии корреляции между входным и выходным процессами вероятности появления указанных знаковых комбинаций неодниаковы и, следовательно, неодинакова средняя частота поступления импульсов на входы сложения и вычитания реверсивных счетчиков первого 15 и второго 16 блоков.

Различие в этих частотах приводит к изменению чисел в реверсивных счетчиках 17 и соответствующему изменению коэффициентов передачи первого 9 и второго 10 усилителей, которое продолжается до тех пор, пока корреляция процессов на входе приемного канала 24 и на выходе устройства не станет нулевой и, как следствие, средние частоты импульсов на входах сложения и вычитания реверсивных счетчиков 17 окажутся равными, т.е. в устройстве наступит условие динамического равновесия.

Одновременно подобным образом происходит установление динамического равновесия в цепях регулировки коэффициентов усиления всех приемных каналов 24.

1107296

Введение первых 19 и вторых 20 управляемых делителей частоты на вхо. дах реверсивных счетчиков 17 необходимо по следующим причинам. В отсутствии первых 19 и вторых 20 управляемых делителей процесс регулировки приведет к установлению нулевых коэффициентов передачи первого 9 и второго 10 регулируемых усилителей, т.е. к закрытию всех приемных каналов 24

10 и невозможности приема полезного сигнала.

Для исключения закрытия приемных каналов 24 и для задания таких коэф" фициентов усиления первого 9 и второ- 15 го 10 рег лируемых усилителей, которые обеспечили бы создание необходимой диаграммы направленности антенной системы, например, с максимумом в направлении на полезный сигнал, в устройство введены первые 19 и вторые 20 управляемые делители частоты, наличие которых обеспечивает установление динамического равновесия не при нулевой, а при некоторой расчетной корреляции входных и выходных процессов.

В прИсутствии внешних шумовых помех наличие первых 19 и вторых 20 управляемых делителей частоты обеспечивает преимущественное направление для приема полезного сигнала, что приводит к увеличению отношения сигнал -помеха на выходе устройства компенсации

Таким образом, предложенное устройство компенсации помех обеспечивает расширение динамического диапазона за счет уменьшения количества узлов с ограниченным динамическим диапазоном и повышение отношения сигнал — помеха на выходе за с .ет введения априорных данных о полезном сигнале, в частности обеспечения задания направления на источник пелезного сигнала.

1107296

Филиал ШП "Патент", г, Уагород, ул. Проектная, 4

3НИИПИ

Тираж 635

Заказ 5777/43

Подписное