Система сбора и обработки информации

Система сбора и обработки информации

Иллюстрации

Показать все

Реферат

 

СИСТЕМА СБОРА И ОБРАБОТКИ ИHФOP Ь ДИИ, содержащая генератор, выход которого через первый и второй элементы И соединены с входами первого элемента ИЛИ, регистр сдвига, выходы которогосоединены с входами второго элемента ИЛИ и третьего элемента И, выход которого соединен с входом первого элемента задержки, входы устройства соединены с входами коммутаторов первой группь, первый регистр адреса, выход которого соединен с входом первой памяти, четвертый элемент И, выход которого соединен с входом третьего элемента ИЛИ, счетчик , отличающаяся тем, что, с целью повышения коэффициента использования оборудования, достоверности и оперативности контроля, в нее введены две памяти, блок сравнения, регистр адреса, блок регистрации, два триг-1-ера, схема сравнения, три вычитателя, nieci ь регистров, четыре коммутатора, элем(чгг задержки, группа э.ементов запрета, группа элементов , группа счетчиков, группа коммутаторов, группа элементов И, группа блоков элеменгов И, блок элементов ИЛИ, rpyitia регистров, группа умножителей, таймер, элемент ИЛИ, элемент И, элемент НЕ, причем выходы коммутаторов первой группы через соответствующие элементы за,прета группы соединены с входами соответствующих элементов ИЖ группы, выходы которых через соответствующие умножители группы соединены с входами соответствующих блоков элементов И группы, выходы которых через блок элементов ИЛИ соединены с входами первых коммутатора и вычитателя, выход которого через второй вычитатель соединен с входами элемента НЕ и пятого элемента И, выход которого через третий элемент ИЛИ соединен с входом блока регистрации, другие входы которого (П соединены соответственно с первьм управляющим входом системы,и выходами первой памяти и блока сравнения, второй управляющий вход системы соединен с входом четвертого элемента И, третий управляющий вход системы сое .динен с первым входом первого регистра адреса, второй вход которого и вход второго регистра адреса через счетчик соединены с выходами второго элемента ИЛИ и третьего элемента И, четвертый управляющий вход системы соединен с входами первого и второго триггеров, выход таймера соединен с входами четвертого и пятого элементов И, выход первого триггера соединен с входом первого элемента И, третьим входом первого регистра сдвига и через соединенные последовательно первый регистр и второй коммутатор с входом первой памяти, выход второго триггера соединен с входами элементов запрета группы, второго элемента И и третьего коммутатора.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (И) зс5ц С 06 F 3 04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ "

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3649551/18-24 (22) 17.10.83 (46) 15.08.84. Бюл. N 30 (72) 11.P.Êt..âoðêoí, Н.Н.Лазарев, Г.А.Лебедева и С.Б.I!1ербаков (53) 681.3(088.8) (56) 1, Авторское свидетельство СССР

N 972498, кл. С 06 1. 3/04, 1981.

2. Авторское свидетельство СССР

N 1012230, кл.С 06 Г 3/00, 15.04.83 (прототип). (54) (57) ГИСТГ11А СБОРА И ОБРАБОТКИ

ИНФОР11АИИИ, содержащля генератор, выход которого через первый и второй элементы И соединены с входами первого элемента IIJIII, регистр сдвига, выходы которого соединены с входами второго элемеитл ИЛИ и третьего элемента И, выход которого соединен с входом первого элемеггтл задержки, входы устройства соединены с входами коммутаторов первой группы, первый регистр адреса, вьгход которого соединен с входом первой памяти, четвертый элемент И, выход которого соединен с входом третьего элемента ИЛИ, счетчик, о т л и ч л ю щ а я с я тем, что, с целью повышения коэффициента использовлния оборупованггя, достоверности и оперативности контроля, в нее введены дв» плмяти, блок сравнения, регистр адреса, блок регистрации, двл триг керл, схема сравнения, три вычитлтеля, шест» регистров, четыре коммутатора, элемг нт задержки, группа элементов злпретл, группа элементов ИЛИ, группл о г тчик<>в, группа коммутаторов, группа элемьнтов И, группл блоков -злг ми нгов И, блок элементов 11ЛИ, гру1г л р< гигтров, группа умножителей, таймер, элемент ИЛИ, элемент И, элемент НЕ, причем выходы коммутаторов первой группы через соответствующие элементы запрета группы соединены с входами соответствующих элементов ИЛИ группы, выходь1 которых через соответствующие умножители группы соединены с входами соответствующих блоков элементов И группы, выходы которых через блок элементов ИЛИ соединены с входами первых коммутатора и вычитателя, выход которого через второй вычитатель соединен с входами элемента HE и пятого элемента И, выход которого через третий элемент ИЛИ соединен с входом блока g регистрации, другие входы которого соединены соответственно с первым управляющим входом системы,и выходами первой памяти и блока сравнения, второй управляющий вход системы соеди- O нен с входом четвертого элемента И, третий управляющий вход системы сое,динен с первым входом первого регистра адреса, второй вход которого и вход второго регистра адреса через счетчик соединены с выходами второго элемента ИЛИ и третьего элемента И, четвертый управляющий вход системы соединен с входами первого и второго триггеров, выход т аймера соединен с входами четвертого и пятого элементов И, выход первого триггера соединен с входом первого элемента И, ф третьим входом первого регистра сдвига и через соединен ые последовательно первый регистр и второй коммутатор с входом первой памяти, выход второго триггера соединен с входами элементов запрета группы, второго элемента И и третьего коммутатора, 1 (084 32 зыход второго регистра адреса через

Втору(п и тр(.тi>h> памяти соединен соответстr>eII;Io входами блока сравнения и эл(ментов ИЛИ группы, Выходы регистров гр уппь(сосдине11ы с 1<ходами соот,зетствун>ших умножителей группы, выходы регистра сдвига соединены с входами соответствующих локон элементов И группы и элементов И группы, вьгходы которых через соотнеfct нук>щие счетчики группы соединены с входами соответствующих коммутаторов второй группы, выходы которых соедиIIeII»i с группой Входов первого ре1истра адреса, выходы второго и третьего регистров соединены соотв,Tc"òâåíío с входами нервого и второго вычитателей, выход элемента ((Е через соеди«еíнь(е последовательно первый коммутатор и четвертый регистр — с вхоИзобр(тение относится к области

Вычислительной техники и может быть использовано для связи блока обработки информации (ЭВИ) с периферийным оборудснанием наблюдением состояния ныбранпь<х групп датчиков, в частности с оборудованием контроля состояния тепловых сетей.

Известно устрОйствО для Ввода ин формации, содержащее регистр сдвига, группу регистров, дна элемента Иг(И, двя регистра, дпа элемента И, два элемента задержки 1"..

Недос та ткОм данеIО ГО ус "Гройс ГВ а является отсутствие возможности работы с группой различных датчиков, используемых при контропс состояния тепловых сетей, формирования и предварительной обработки указанной информации.

Система сбора и обработки информации, содержащая гег1ератор, выход которого через первый и второй элементы И соединены с входами первого элемента ИЛИ, регистр сдвига, выходы которого >соединеHII с входами второго элемента И:1((и третьего элемента И, выход которого соединен с входом первого элеме«та задержки, входы устройства соеди«еньl < входами коммутаторов первой гр .гпгы, первый регистр адредами третьего вычитателя и четвертого коммутатора, выходы пятого регистра и третьего вычитателя соединены с Входами схемы сравнения, первый выход которой соединен с входами второго элемента задержки, четвертого элемента ИЛИ, элементов И группы, и через четвертый коммутатор с входами первого и шестого регистров, второй выход схемы сравнения через соединеннь<е последовательно четвертый элемент ИЛИ и третий коммутатор соединен с входом блока сравнения, выход

Второго элемента задержки соединен с входами второго коммутатора и коммуЧ RTOPOB ГРУППЫ> ВЫХОД Ш(СТОГО P(ГИС1 ра соединен с Вхопом третьего нычитателя, выходы первого элемента ИЛИ и первого элемента задержки соединены с Входами регистра сдвига. са, вь(ход которого соединен с входом п<.-рвой памяти, четвертый элемент И, Выход которого соединен с входом третьеГО элемента И.((И,сч(. .т 11<к пОзВО5 ля(.т проводить избирательный опрос

Д;1ТЧИКОВ . 2 .

Од:. ако система «е учитывает специфику информации от отдель«ых датчиков (Отдельных гру«п датчиков), не производит разделение существенной и((формации, что значительно

Влия(>т на Обгьем тре 6 yемой памяти или достоверность собранной информации, «е позволяет обеспечить постоян15 ное наблюде« 1е за состоянием выбран«ых групп датчиков. Кроме того, известная систем;1 не может обеспечить контроль оп(.ратора за состоя>1ием всей сонокуп«ости датчиков и опера20 тинный Вывод данных Ila индикацию и печать, зафиксировать аварий«у(о ситуацHI(i H обеспечить надежность за счет самоконтроля системы.

Цель изобретения — повышение коэффициента использования оборудования, дoc Тоа< pilocти и оперативности контроля.

1!оставлен«ая цель достигается тем, что В систему сбора « обработки ин<(>ОРл ill«H со L(PæàIIIÓI<> г(.«(.PaтоР, 1108432 выход которого через первый и второй эл с íòû И соединены с входами первого элемента ИЛИ, ре гистр сдвига, выходы которого соединены с входами второго элемента ИЛИ и третьего элемента И, выход которого соединен с входом первого элемента задержки, входы устройства соединены с входами коммутаторов первой группы, первый регистр адреса, выход которого соединен с входом первой памяти, четвертый элемент И, выход которого соединен с входом третьего элемента ИЛИ, счетчик, введены две памяти, блок сравнения, регистр адреса, блок регистрации, два триггера, схема сравнения, три вычитателя, шесть регистров, четыре коммутатора, элемент задержки, группа элементов запрета, группа элементов ИЛИ, группа счетчиков, группа коммутаторов, группа элементов И, группа блоков элементов И, блок элементов ИЛИ, группа регистров, группа умножителей, таймер, элемент ИЛИ, элемент И, элемент НЕ, причем выходы коммутаторов первой группы через соответствующие элементы запрета группы соединены с входами соответствующих элементов ИЛИ группы, выходы которых через соответствующие умножители группы соединены с входами соответствующих блоков элементов И группы, выходы которых через блок элементов ИЛИ соединены с входами пер. вых коммутаторов и вычитателя, выход которого через второй вычитатель соединен с входами элемента HE и пятого элемента И, выход которого через третий элемент ИЛИ соединен с входом блока регистрации, другие входы которого соединены соответственно с первым управляющим входом системы, и выходами первой памяти и блока сравнения, второй управ яющий вход системы соединен с входом четвертого элемента И, третий управляющий вход системы соединен с первым входом первого регистра адреса, второй вход которого и вход второго регистра адр са через счетчик соединены с выходами второго элемента ИЛИ и третьего элемента И, четвертый управляющий вход системы соединен с входами первого и второго триггеров, выход таймера соединен с входами четвертого и пятого элементов И, выход первого триггера соединен с входом первого элемента И, третьим входом первого Регистра сдвига и через соединенные последовательно первый р»гистр и второй коммутатор с входом первой памяти, выход второго триггера соединен с входами элементов запрета группы, второго элемента И и третьего коммутатора, выход второмы сравнения через соединенные последовательно четвертый элемент ИЛИ и третий коммутатор соединен с входом блока сравнения, выход второго элемента задержки соединен с входами второго коммутатора и коммутаторов группы, выход шестого регистра соединен с входом третьего вычитателя, выходы первого элемента ИЛИ и первого элемента задержки соединены с входами регистра сдвига.

На чертеже приведена структурная схема предложенной системы.

На чертеже указаны выходы датчик ков 1$ ... 1, ... 1(... 1,, 11...., 1л, коммутаторы 2 ... 2", элементы ИЛИ 3 ... 3" группы, элементы запрета 4 ... 4 группы, умножите—

55 ли 5 ... 5" группы, регистры коэффициентов 6 ... 6" группы, блоки элементов И 7 ... 7 группы, блок

° 1 элементов ИЛИ 8, счетчики 9 ...9 группы, регистр сдвига 10, генераго регистра адреса через вторую и третью памяти соединен соответственно с входами блока сравнения и эле10 ментов ИЛИ группы, вьжоды регистрон группы соединены с входами соответствующих умножителей группы, выходы регистра сдвига соединены с входами соответствующих блоков элементов И

15 группы и элементов И группы, выходы которых через соответствующие счетчики группы соединены с входами соответствующих коммутаторов второй груп пы, выходы которых соединены с груп20 пой входов первого регистра адреса, выходы второго и третьего регистров соединены соответственно с входами первого и второго вычитателей, выход элемента HE через соединенные после25 довательно первый коммутатор и четвертый регистр — с входами третьего вычитателя и четвертого коммутатора, выходы пятого регистра и третьего вычитателя соединены с входами схемы

З0 сравнения, первый выход которого сое динен с входами второго элемента задержки, четвертого элемента HJIH, элементов И группы, и через четвертый коммутатор с входами первого и

35 шестого регистров, второй выход схе1108432 тор так голых их<ГГу3<ьсс)<3 11, вылита> тел)1 12--14 „таймер 15, регистр 16 данных, рег!!cтр 17 ш)рога, регистр 18 порога, регистр 19 т»кущега значе-!

IH5I, Рл. «Hc7 P 20 доп; стимых oT!c J!o!!e- 5 !

ППГ „бу<1)»р Гп Г!1 регпст ) 2 1, коммутаторы 2"-25, э51»менты И 26-30, элемс!!òû ИЛИ 31-3 3, злемен-> ПЕ 35, элементы 36-37 зддержки, схема 38 сравнения счетчик 39 номера зоны, регистры 40,-!1 адреса, память 42 данных, память 43 отклонений, память 44 эталонных сигналов, блок 45 сравне11ия, блок 46 регистрации, пульт 47 управления, элементь1 И 48 ... 48" 15

> A группы, коммутаторы 49 ... 49 группы, триггер 50 управления, триггер 51

JcoHTPof(5I (6Jlofc cEJftxPotIH3»IjHH TDKTH руюГГГийл рп б)о ту

$>c Ti1!Io13!c>f т;)ИI геPQ!3 Ре 5!с тР ОВ, сч ет 20

ЧИ!СОВ И Т.,,Г,, Н <» ПОЕЛ 3 ДИЫ) Систем» работает сл<,пующим образом.

f I O С И Г 1 л73 Г >» О П С> р С> т О р я С П > > J> T д 4 7 выбирается режим рпбаты гистемы. Пред;., поллгастс:л лпа режим» работы . рабочий

И С ДМ ОК 0 Н Т Р О.<15J

В рябо>Г»ГГ рл;Гп!Гчс т;)ИГ-1 <- ?? ??????????><-— пил 50 уста Галди«»ется в единичное состолние и триггер Г.о.<тралл 51 ос>

)О тдется п Itcxot От дптчи—

1 л кав 1 .. ° i Гlоступлт!От чер»з Iсомму

) татары .... 2>, )леь<енты запрета i

> ">

4 (Открьггые, поскольку сигиа>1 с триггера 51 атсутст«ус T) и !элементы ИЛП 3 ... 3 fi= с)хо511>1 мдсштдбиру» )

<. мых умиож!ггелс.й 5 ... 5 . Вес!. л<дсс)1« датчиков разбит и» >7 выделе!>«1»!Jc групп. Б 1<я)1»до)Г рупп» обсьед<11<еиы датчики оп«ого фуикпliofioль!Io! о !!дэнди!> че!!)<я (тpмпер <туpL)) >Г:>« Гс)иил и т д. )

ДГГя кд)Гсд<7!Г Г)» Ill!f>I уc i ltl!Г: !1 «т ся свой мпсштдбный коэффициеllT, записан>g ный в регистрах 6 ... 6, Пос те мяс—

> и штабировпиил и умиожителл) 5 ... 5

-Г > сигналы пос упяют нд «ходы блоков

<1 элемента« lf 7 ... 7, катары» jitpà!3ллются си; валами от р< г»c гря 10, B регистре с,«<3«д ед .!Ппцп уира«Г «ния сдвигается JtltllyJtsctt«II от гс ис.ратора 11, !I<)ö7)3àåìûìft через элемент ИЛИ 31. яки:. обрд !oil,;тро<<з13ОДИТСЯ ПОДК< l«ЧЕНИЕ с ПГ!< 7ЛОВ;ГаТ<)ИКОВ выбранной груГГпы к блоку эле.-п итов ИЛПИ 8. С выхода блока 8 сигид постуг)пет в коммутатор 22 и вычитяте<п 12, гд» грдв!Гивяс)тсл со знпче)Г.,ем р< Г ис Трп 11ОрОГ я 1 7 . ПО!1>»l< fl f!:1 Я ря:!пицп г>осту!!»«т в вычитпт !IF. 13 „ где сравнивается со значением регистра порога 18. В случае превышения поступившим сигналом значения комбинированного порога выдается сигнал аварийной сигнализации, и время поступления аварийной ситуации фиксируется таймером 15 через элемент И 30 и элемент ИЛИ 33 в блоке 46. В этом случае анализ поступившей информации по рабочему алгоритму не производится, так как коммутатор 22 закрыт сигналом от едииичиого плеса знакового разряда вычитателя 13 через элемент НЕ 35. Злеме!Гт НЕ 35 включсзн в схему для отражения лог ич еского вз аимодействия узлов при обработке ив<1)ормации. B принципе может быть использ ован сигнал с нулевого плеча э!<яков ого разряда вычптателя 1 3 .

ПО сигналу аварийной ситуации оператор выдает сигнал сброса TpHI»â€” гера 50 и производится ряд мераприя— тий по локализации и устранс нию аваPI I J

Если значение поступишего сигнала !Ic превьппяет значения установленного порога, то производится nя.пьиейший япдлиз г!оступившей ииформпции.

При этом информация через коммутатор 22 по разрешающему сигналу от элемента НЕ 35 подается в регистр 19 и далее в вычитатель 14, где производится ее сравнение с содержимым регистра 2 1. Результат, полученный от вычитптеля 14, поступает в схему српви»ния 38, которая определяет сушест))о«И<Ость посту!и!«шей информации.

3ТО Ос Itt«CTIJ !151 <-> TC51 CJEP>JEQI<)tltHM O Gp 73OM .

Если разность, полу !»иная )3 «1,!читателе 14, превьппяет значение допустимого отклонения, записанного в регистре 20, та данная информация считдетсл существе!и<ой и из регистр» 19 через коммутатор 25 переписы«пется

l3 регистр 21. Р>новь поступпюпГяя информация сравнивается уже с этим новым значением. Таким образом, проводится выборка и фиксация толькс) существенной информации, которая запигывдс.тся в регистр gafltff tx — 16 памяти 4?.

Лдрес ячейки памяти, куца следует зап!<сыпать и<3форк<яГГГГк), формируется следующим образом.

Сигиялть< От p<3 «II< J ря cдвиг;1. 1 0 рез элемент ИЛИ 32 пост уг<я!< т Г< счет— чик 39, где gnp«ftp),pтся ио и р . и»;, ОТВСДЕИНОЙ ЦЛЯ ГСаж»Л>Г>Г < КП«а)17 < «! i деленной группы JE;iт !it!co!3) . Ho <« ) )t÷«t!1108432

35 ки в зан формируется с помощью счет< "1 чиков 9 ... 9, куда поступает единичная информация каждый раз при поступлении существенной выборки по данному каналу. Это осуществляется при поступлении сигнллов на один элемент И 48 ... 48 от соответствующего выхода регистра сдвига 10 и схемы сравнения 38.

Код от выбранного счетчика 9

9 поступает в регистр адреса 40 че1 и рез коммутаторы 49 ... 49 одновре менно с поступлением содержимого регистра 16 на информационный вход памяти 42 через коммутатор 23, но пос— ле некоторой задержки, осуществляемой элементом задержки 37. Это необходимо для того, чтобы устранить влияние переходных процессов и исключить запись неверной или старой информации.

После прохождения сигнала по всему регистру сдвига 10, т.е. после формирования номеров всех зон счетчиком 39, срабатывает элемент И 28 и устанавливает счетчик 39 в нулевое состояние. После некоторой паузы, формируемой элементом задержки 36, достаточной для срабатывания всех предусмотр»нных в данном шаге операции средr.òâ, в единичном разряде регистра 10 вновь устанавливается единица и цикл рабаты повторяется.

Для считывания информации из любой выбранной ячейки памяти 42 оператор может набрлть код адреса этой ячейки и выдать е» содержимое на выход системы, нл блок 46.

Периодически или по специальному сигналу оператора нл блоке через элементы И 29 и И !И ) мажет фиксироваться выбранная информация и время.

При работе ва втором режиме включается триггер 51, л триггер 50 сбрасыва»тся. Единичное состояние триггера 51 разрешает работу регистра адреса 41, элемента И 27 и запрещает l1 работу элементов запретя 4 ... 4

Импупьсы с генератора 11 через элемент И 27 и элемент ИЛИ 31 поступают в регистр сдвига 10 и управляют сдвигом»див и!ы в н»м. Одноврем»нно сигналы с выходом регистра 10 ч»р»з злемс нт !1:!!! 32 поступают на вход сч»тчикл 39, который чер» з ре— гист1 41 упр: п, яе г в,длч»й эталонных сигна.пов и) 11лмяти - талонных сигна-! .пов 44 нл вха.. ы . «мс птав !!.:П! 3

3 . Эти сигналы через элементы HJIH 3

3, умножители 5 ... 5, блоки элементов И 7 ... 7 и блок элемен1 и тов ИЛИ 8 поступают на коммутатор 22, в сумматор и далее . вычитатель 13.

С выхода сумматора через элемент HE 35 разрешается работа коммутатора 22 (эталонный сигнал выбирается меньше аварийного) и информация обрабатывается в вычитателе 14 и в схеме сравнения 38 с помощью регистров 19. 21, 20, коммутатора 25 по описанному алгоритму. В память 42 результаты обработки не заносятся, поскольку работа регистров 16, 40 запрещена триггером 50.

С выхода вычитателя 14 значение отклонения поступает в коммутатор 24, на который поступают разрешающие сигналы от триггера 51 и через элемент ИЛИ 34 с выходов схемы сравне-. ния 38. Элемент ИЛИ 34 введен для соблюдения общей логики работы системы. Таким образом, коммутатор 24 передает значение полученного отклонения на блок сравнения 45, куда также поступают значения заранее известных расчетных отклонений из памяти отклонения 43. Результаты сравнения поступают в блок 46 и контролируются оператором. При появлении существенного расхождения рассчитанного и полученного отклонений о;. может остановить (и повторить) работу системы, осуществить оперативный контроль работоспособности системы. При возникновении сбойных ситуаций оператор может повторить работу в режиме самоконтроля запланированное количесгво раз и в случае повторения ошибки несколько раз (устанавливается по согласованию) зафиксировать ошибку.

Таким образом, изобретение позволяет обеспечить контроль оператора за состоянием всей совокупности датчиков (контроль параметров теплоносителей и состояния технологического оборудования тспловьгх сетей), оперативный вывод данных нл индикацию и печать, а также зафиксировать аварийную ситуацию и обеспечить надежность работы системы зл сч»т организации самоконтроля системы. Кроме того, система производит вы,«ление существенной информации, чта снижает объем требуемой памяти б»з »пижения информативности и достав»рв< »ти, 1108432 цНЩП1И Заказ 5865! З4 Тираж 699 11о;;г.иси c

Филиал ППП "Патент", г,Ултород, ул. Прс "- «я.