Устройство для управления шаговым двигателем

Устройство для управления шаговым двигателем

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ШАГОВЫМ ДВИГАТЕЛЕМ, содержащее распределитель , делитель частоты, делитель-синхронизатор , счетчик уставок, логический компаратор, управляемый ключ, счетчик, коммутатор, элемент И, схему сравнения,программное устройство и генератор импульсов, выход которого Подключен к первому входу управляемого ключа, соединенного выходом с первым входом делителя-синхронизатора , подключенного первым выходом. к первому входу делителя частоты, связанного первьЕм вькодом с входом распределителя, первым входом счетчика и первым входом счетчика уставок, первый выход которого подключен к первому входу логического компаратора , а вторым выходом соединенного с первым входом коммутатора, вторым входом счетчика, вторым входом управляемого ключа и вторым входом делителя-синхронизатора, подключенного рторым выходом к первому входу элемента И, а третьим выходом к первому входу программного устройства и второму входу делителя частоты, соединенного третьим входом с первым выходом программного устройства, подключенного вторым и третьим входами к выходу коммутатора, связанного вторым входом с выходом схемы сравнения , соединенной первым входом с вторым выходом программного устройства , а вторым входом - с выходом элемента И, подключенного вторым входом к выходу счетчика, а выход логического компаратора соединен с третьим входом коммутатора, отличающееся тем, что, с целью повышения быстродействия шагового двигателя, введены второй, третий и четвертьй логи:еские компараторы , первый и второй элементы НЕ, дешифратор, элемент задержки, второй (Л третий, четвертый и пятый элементы И, первый и второй, элементы памяти, первый и второй элементы ИЛИ и блок противовключения, первый вход которого подключен к выходу первого элемента ИЛИ, соединенного первьм входом с первым входом пятого элемента и выходом второго элемента памяти, а вторьм входом - с выходом первого элемента памяти и первым входом четвертого элемента И, подключенного вторым входом к первому выходу делителя частоты и второму входу пятого элемента И, соединенного выходом с первым входом второго элемента ИЛИ. подключенного вторым входом к выходу четвертого элемента И, а третьим входом - к выходу элемента задержки, первому входу второго элемента памяти и первому входу первого элемента памяти, соединенного входом с выходом второго элемента И, подключенного первым входом к первому выходу дешифратора, вторым входом - к

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

0% (И) з(511 Н 02 P 8/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

flO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЬГГИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ (21) 3579728/24-07 (22) 18.04.83 (46) 15.07.84. Бюл, К 30 (72) Б.Н.Шпикалов. О.К.Капитонов и А.Е.Машкевич (53) 621 313. 13. 133.3(088.8) (56) 1. Авторское свидетельство СССР

Р 268295, кл. Н 02 Р 8/00, 1968

2. Авторское свидетельство СССР

Р 340051, кл. Н 02 P 8/00, 1969

3. Авторское свидетельство СССР по заявке N - 3328210/24-07, кл. Н 02 Р 8/00, 1982 (54)(57) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ

ШАГОВЬМ ДВИГАТЕЛЕМ, содержащее распределитель, делитель частоты, делитель-синхронизатор, счетчик уставок, логический компаратор, управляемый ключ, счетчик, коммутатор, элемент И, схему сравнения, программное устройство и генератор импульсов, выход которого подключен к первому входу управляемого ключа, соединенного выходом с первым входом делителя-синхронизатора,подключенного первым выходом. к первому входу делителя частоты, связанного первым выходом с входом распределителя, первым входом счетчика и первым входом счетчика уставок, первый выход которого подключен к первому входу логического компаратора, а вторым выходом соединенного с первым входом коммутатора, вторым входом счетчика, вторым входом управляемого ключа и вторым входом делителя-синхронизатора, подключенного вторым выходом к первому входу элемента И, а третьим выходом к первому входу программного устройства и второму входу делителя частоты, соединенного третьим входом с первым выходом программного устройства, подключенного вторым и третьим входами к выходу коммутатора, связанного вторым входом с выходом схемы сравкения, соединенной первым входом с вторым выходом программного устройства, а вторым входом — с выходом элемента И, подключенного вторым входом к выходу счетчика, а выход логического компаратора соединен с третьим входом коммутатора, о т— л и ч а ю щ е е с я тем, что, с целью повышения быстродействия шагового двигателя, введены второй, третий и четвертый логи ..еские компаРаторы, первыйи второй элементы НЕ, g дешифратор, элемент задержки, второй третий, четвертый и пятый элементы

И, первый и второй элементы памяти, первый и второй элементы ИЛИ и блок противовключения, первый вход кото- Я рого подключен к выходу первого элемента ИЛИ, соединенного первым входом с первым входом пятого элемента и выходом второго элемента памяти, а вторым входом — с выходом первого элемента памяти и первым входом четвертого элемента И, подключенного вторым входом к первому выходу делителя частоты и второму входу пятого элемента И, соединенного выходом с первым входом второго элемента ИЛИ. подключенного вторым входом к выходу четвертого элемента И, а третьим ф входом — к выходу элемента задержки, первому входу второго элемента памяти и первому входу первого элемента памяти, соединенного входом с выходом второго элемента И, подключенного первым входом к первому выходу дешифратора, вторым входом — к

1108б00 выходу первого элемента НЕ, а третьим входом — к входу второго элемента НЕ и выходу третьего логического компаратора, соединенного первым входом с вторым выходом делителя частоты, первым входом второго логического компаратора и первым входом четвертого логич ского компаратора, подключенного выходом к первому входу третьего элемента И, соединенного вторым входом с выходом второго элемента НЕ, а третьим вхо" дом - с вторым выходом дешифратора, подключенного входом к первому выходу счетчика уставок и первому входу

Изобретение относится к электротехнике, а именно к системам управления приводами с шаговыми двигателями.

Известно устройство для управления шаговым двигателем, содержащее мультивибратор, коммутатор и пусковое устройство, соединенное с элементами задержки, выходы которых связаны с коммутатором (1 . 19

Однако данное устройство не обеспечивает торможения шагового двигателя с максимальной частотой достигнутой в режиме разгона.

Известно устройство для управления 15 шаговым двигателем, содержащее тактовый генератор, управляемый ключ, счетчик, делитель, элемент задержки и распределитель 2 .

Устройство предназначено для уве- 20 личения быстродействия шагового двигателя, что достигается подачей на распределитель второго импульса частотой меньшей, чем частота входных импульсов, причем следующие после второго импульсы серии поступают на распределитель с собственной частотой и задержкой последнего импульса серии.

Недостаток указанного устройства — ЗО невозможность разгона шагового двигателя до максимальной частоты и торможения этой частоты без выбега.

Наиболее близким к предлагаемому по технической сущности и достигаемому результату является устроиство первого логического компаратора, соединенного выходом с вторыми входами четвертого и третьего логических компараторов и вторым входом второго логического компаратора, подключенного выходом к входу первого элемента НЕ, причем второй выход счетчика уставок соединен с входом элемента задержки, выход третьего элемента

И вЂ” с вторым входом второго элемента памяти, выход второго элемента ИЛИ— с вторым входом блока противовключения, третий вход которого подключен к выходу распределителя.

1 2 для управления шаговым двигателем, содержащее распределитель, управляемый ключ, реверсивный счетчик, схему сравнения, генератор импульсов, программное устройство, делитель частоты, элемент И, коммутатор, счетчик, логический компаратор, элемент памяти и делитель-синхронизатор, первый вход которого соединен с первым выходом счетчика, подключенным к первому входу коммутатора и второму входу управляемого ключа, выход которого связан с. вторым входом делителя-синхронизатора, первый выход которого подключен к первому входу элемента памяти, второй выход — к первому входу элемента И, третий— к первому входу делителя частоты, второй вход которого соединен с четвертым выходом делителя-синхронизатора и первым входом программного устройства, второй вход которого соединен с выходом коммутатора, первый выход — с первым входом схемы сравнения, а второй выход — с третьим входом делителя частоты, выход которого связан с распределите-. лем, первым входом реверсивного счетчика и первым входом счетчика, второй выход которого подключен к первому входу логического компаратора, второй вход которого соединен с выходом реверсивного счетчика и вторым входом элемепта И, выход которого соединен с вторым Входом схемы сраВНE Hия, ВыхОд которо1i

08600

1О

30

55 з подключен к второму входу коммутатора, третий вход которого соединен с вторым входом реверсивного счетчика, выходом логического компаратора и вторым входом элемента, памяти, выход которого подключен к третьему входу элемента ИГ32.

Известное устройство позволяет реализовать любой закон изменения частоты работы шагового привода в переходных режимах (плавное изменение и скачкообразное изменение с отработкой заданного количества управляющих импульсов на каждом приращении частоты).

Недостатком устройства является невозможность торможения с максимальной частоты при отработке на ней всех импульсов управления, оставшихся неотработанными в момент достижения максимальной частоты, что не обеспечивает максимального быстродействия в переходных режимах (разгонторможение).

Цель изобретения — повыщение быстродействия шагового двигателя.

Поставленная цель достигается тем, что в устройство для управления шаговым двигателем, содержащее распределитель, делитель частоты, делительсинхронизатор, счетчик уставок, логический компаратор, управляемый ключ счетчик, коммутатор, элемент И, схему сравнения, программное устройство и генератор импульсов, выход которого подключен к первому входу управляемого ключа, соединенного выходом с первым входом делителя-синхронизатора, подключенного первым выходом к первому входу делителя частоты, соединенного первым выходом с входом распределителя, первым входом счетчика и первым входом счетчика уставок, подключенного первым выходом к первому входу логического компаратора, а вторым выходом соединенного с первым входом коммутатора, вторым входом счетчика, вторым входом управляемого ключа и вторым входом делителя †синхронизато, подключенного вторым выходом к первому входу элемента И, а третьим выходом — к первому входу программного устройства и второму входу делителя частоты, соединенного третьим входом с первым выходом и рограммного устройства, подключенного вторым и третьим входами к выходу коммутатора, связанного вторым входом с выходом схемы сравнения, соединениый первым входом с вторым выходом программного устройства, а вторым входом — с выходом элемента И, подключенного вторым входом к выходу счетчика, а выход логического компаратора соединен с третьим входом коммутатора, введены второй, третий и четвертый логические компараторы, первый и второй элементы НЕ, дешифратор, элемент задержки, второй, третий, четвертый и пятый элементы И, первый и второй элементы памяти, первый и второй элементы ИЛИ и блок противовключения, первый вход которого подключен к выходу первого элемента ИЛИ, соединенного первым входом с первым входом пятого элемента И и выходом второго элемента памяти, а вторым входом — с .выходом первого элемента памяти и первым входом четвертого элемента И, подключенного вторым входом к первому выходу делителя частоты и второму

-входу пятого элемента И, соединенного выходом с первым входом второго элемента ИЛИ, подключенного вторым входом к выходу четвертого элемента

И, а третьим входом — к выходу элемента задержки, первому входу второго элемента памяти и первому входу первого элемента памяти, соединенного вторым входом с выхсдом второго элемента И, подключенного первым входом к первому выходу дешифратора, вторым входом — к выходу первого элемента НЕ, а третьим входом— к входу второго элемента НЕ и выходу третьего логического компаратора, соединенного первым входом с вторым выходом делителя частоты, первым входом второго логического компаратора и первым входом четвертого логического компаратора, подключенного выходом к первому входу третьего элемента И, соединенного вторым входом с выходом второго элемента НЕ, а третьим входом — с вторым выходом дешифратора, подключенного входом к первому выходу счетчика уставок и первому входу первого логического компаратора, соединенного выходом с вторыми выходами четвертого и третьего логических компараторов и вторым входом второго логического компаратора, подключенного выходом к входу первого элемента НЕ, причем второй выход счет- "

S 11 чика уставок соединен с входом элемента задержки, выход третьего элемента И вЂ” с вторым входом второго элемента памяти, выход второго элемента ИЛИ вЂ” с вторым входом блока противовключения, третий вход которого подключен к выходу распределителя.

На фиг. 1 приведена функциональная схема устройства для управления шаговым двигателем в однолинейном иэображении; на фиг. 2 — один из вариантов выполнения блока противовключения с таблицей истинности для четырехфазного шагового двигателя.

Устройство (фиг. 1) содержит программное устройство i с входом записи 2, счетчик 3, счетчик 4 уставок с входом 5, делитель 6 частоты, управляемый ключ 7, делитель-синхронизатор 8, коммутатор 9, генератор

10 импульсов, распределитель 11, логические компараторы 12-15, схему

16 сравнения, элементы И 17-21, дешифратор 22, элемент 23 задержки, элементы НЕ 24 и 25, элементы 26 и 27 памяти, элементы ИЛИ 28 и 29 и блок 30 противовключения, Программное устройство 1 может состоять, например, из регистровой памяти 31.и 32 констант количества импульсов управления и констант частоты соответственно, мультиплексоров 33 и 34 и выходного регистра

35, В качестве мультиплексоров могут быть использованы, например, интегральные микросхемы серии

564ИП2. Объем регистровой памяти

31 и 32 зависит от реализуемого в программе закона. Логические компараторы 12-15 снабжены входами 36-39, а блок 30 — входами 40 и 41.

Предлагаемое устройство работает следующим образом.

В программное устройство 1 по входу 2 записывается оптимальная для конкретного шагового привода программа разгона, состоящая из констант (в двоичном коде) приращения частоты и констант (в двоичном коде) количества импульсов управления, необходимых для отработки на каждом приращении частоты.

В исходном состоянии счетчики 3 и 4, делитель 6 частоты, делительсинхронизатор 8, элементы 26 и 27 памяти находятся в,обнуленном состоянии. Нулевое состояние счетчика 4 уставок, предназначенного для приема

08600 через вход 5 и отработки заданной на привод уставки (числа импульсов управления), запирает управляемый ключ 7. Исходное состояние коммутатора 9 соответствует выборке констант частоты и количества импульсов по первому адресу программного устройства t.

Коммутатор 9 может быть выполнен, 10 например, в виде двоичного счетчика, разрядность которого выбирается исходя иэ количества ступеней (закона) разгона. При значении двоичного кода "11..... 1" (соответствующего

15 максимально возможной частоте разгона) и по сигналу с логического компаратора 12 счетный вход коммутатора

9 закрывается для сигнала со схемы

16 сравнения.

20 При записи уставки в счетчик 4 уставок через вход 5 (состояние счетчика отлично от нуля) управляемый ключ 7 открывается и постоянная частота генератора 10 импульсов д Поступает на вход двухразрядного делителя-синхронизатора 8, второй синхронизирующий импульс которого осуществляет запись кода, соответствующего первому значению частоты работы привода и содержащегося по первому адресу регистровой памяти

32 программного устройства 1, в делитель 6 частоты и кода, соответствующего количеству импульсов отработки на этой частоте и содержащегося по первому адресу регистровой памяти 31,. в выходной регистр 35 программного устройства 1. Импульсы переполнения с делителя-синхронизатора 8 являются входными для делителя 6 частоты. Импульсы переполнения с делителя 6 частоты следуют с заданной частотой. Г1 f p (f>p— частота приемистости шагового двигателя для соответствующей нагрузки привода) и поступают на распределитель 11 для. формирования диаграммы работы шагового двигателя. Делитель

6 частоты — двоичный счетчик, paGo50 тающий на сложение, с параллельным вводом и поразрядным выводом инфор— мации (может быть реализован, например, на микросхеме серии 564ИЕ11) .

С выхода распределителя 11 импуль5) сы управления поступают на вход блока 30 противовключения, который ропускает импульсы управления иа усилитель мощности в соответствии с

1108600 диаграммой, сформированной распределителем 11, поскольку элементы 26 и 27 памяти находятся в обнуленном состоянии.

Одновременно импульсы с выхода де- 5. лителя 6 частоты поступают на входы счетчика 3 и счетчика 4 уставок.

Счетчик 4 уставок работает на вычитание, счетчик 3 - на сложение.

Разрядность счетчика 3 и 4 одинакова.

После отработки заданного количества импульсов „ на частоте У„ срабатывает схема 16 сравнения по первому синхроимпульсу делителясинхронизатора 8, который через элемент И 17 (элементы И для каж- дого разряда счетчика 3) подключает параллельный код счетчика 3 к схеме

16 сравнения.

Сигнал с выхода схемы 16 сравне- 20 ния переключает коммутатор 9 на выборку кодов (при помощи мультиплексоров 34 и 33) частоты и количества импульсов по следующему адресу программного устройства 1. Коды частоты и количества импульсов, соответствующих 9> и П, записываются в делитель

6 частоты и в выходной регистр 35 программного устройства 1 вторым синхроимпульсом делителя-синхрониза- З0 тора 8. При этом значение количества импульсов программируется в виде п = n, + g (где n< — количество импульсов, заданное для отработки на частоте f„; ь., — количество импульсов, заданное для отработки на частоте Г2. После отработки на этой частоте заданного количества импульсов процесс приращения частоты повторяется и осуществляется разгон 4g привода.

Если в счетчик 4 уставок записана уставка, превышающая суммарное количество импульсов разгона, записанное в программном устройстве 1, то 4 разгон осуществляется по заложенному в программном устройстве 1 закону до максимальной частоты. При этом коммутатор 9 выбирает по последнему адресу программного устройства 1

50 максимальное зн ачение частоты и нулевое значение количества отработанных импульсов.

После этого привод работает на максимальной частоте, причем нулевоЕ значение количества отработанных импульсов в регистре 35 обеспечивает несрабатывание схемы 16 сравнения и тем самым постоянство значения максимальной частоты в делителе 6 частоты. Работа привода на максимальной частоте продолжается до момента срабатывания логического компаратора 12, который предназначен для сравнения параллельных кодов со счетчика 4 уставок, поданных по входу 39. По входу 39 подается двоичный код, соответствующий количес-.âó импульсов отработки, в течение которых при включении торможения .противовключением рассеивается вся кинетическая энергия системы, накопленная при разгоне и работе на максимальной частоте, и привод после отработки последнего импульса остановится в расчетной точке устойчивого равновесия, перейдя в режим фиксированной стоянки под током.

Логический компаратор 12 срабатывает при равенстве кода счетчика

4.уставок, работающего на вычитание, и кода, поданного по входу 39.

Сигнал с выхода компаратора 12 разрешает работу логических компараторов 13-15, которые предназначены для сравнения параллельных кодов с делителя 6 частоты, поданных по входам 36-38.

В логический компаратор 15 по входу 38 подается значение частоты т — частоты торможения без выбега, в логический компаратор 14 по входу

37 — значение частоты 29, в логический компаратор 13 по входу 36— значение частоты 3 & .

Логические компараторы 13-15 срабатывают при значениях частоты в делителе 6 частоты f ь Зйт, Г = 2f>, f 4 f соответственно.

Логические компараторы 12-15 могут быть выполнены, например, на базе микросхем 564ИП1. На вход двоичного дешифратора 22 подается параллельный код со счетчика 4 уставок. Дешифратор

22 расчитан на двоичные коды количества импульсов торможения противовключением. На фиг. 1 показан дешифратор на двоичные коды "01" и "10".

Если, например, максимально достигнутая в результате разгона частота работы привода составляет $ 3f и fq > 2, то на этой частоте происходит отработка всей уставки до момента срабатывания логического компаратора 12, после чего сигнал высокого уровня с логического ком1108600

10 паратора 13 и сигнал низкого уровня с логического компаратора 14, прошедший через элемент НЕ 25, поступает на первый и второй входы элемента

И 19, на третий вход которого сигнал 5 поступает с выхода дешифратора, соответствующего коду "10".

Двоичный код, подава.мый по входу

39 на логический компаратор 12 и старший код дешифратора 22 должны быть равны (определяется максимальной

Частотой разгона). Срабатывает элемент И 19, устанавливая элемент 27 в единичное состояние. Элемент памяти может проедставлять собой, например, QS -триггер. Сигнал с выхода элемента 27 памяти через элемент

ИЛИ 28 переводит блок 30 на противовключение (см.фиг.2). Последующие импульсы управления, соответствующие состоянию "О1" и "00" со счетчика 4 уставок, будут отрабатываться при инверсной (соответствую(,ей реверсивному включению) диаграмме. Двигатель будет тормозиться противовключением.

Импульсы управления, отрабатывающиеся противовключением, поступают на элементы И 21 и 20 и затем через элемент ИЛИ 29 — на блок 30 противо30 включения без обеспечения сброса и подготовки последовательного инверсного включения в сравнении с текущей штатной диаграммой(фиг.2) . При коде логического компаратора 12 и старшего кода дешифратора ?2 "10" на частоте

f < 3f и fq ) 2f произойдет от работка двух последних импульсов управления с инверсной диаграммой, после чего импульс обнуления счетчика

4 уставок (вся установка отработана) с задержкой, формируемой элементом 23

1 задержки и равной Т = —, переводит

Гт шаговый двигатель в режим фиксиро45 ванной стоянки под током с включением фаз, соответствующих штатной диаграмме. Импульс обнуления со счетчика

4 уставок устанавл1;вает также элементы 26 и 27 памяти в нулевое со50 стояние, соответствующее исходному состоя1(ию блока 30 противовключения (пропуск штатной диаграммы), закрывает управляемый ключ 7, сбрасывает в исходное нулевое состояние делительсинхронизатор 8, счетчик 3 и коммутатор 9. Разрядность счетчика 3 должна быть равна разрядности счетчика 4 уставок.

Если в счетчик 4 уставок записана уставка по количеству импульсов меньше суммарного количества импульсов разгона, записанного в программном устройстве 1, то разгон шагового привода будет осуществляться до какой-то промежуточной частоты, которая больше частоты приемистости и меньше максимальной частоты

f(1z - f (f >Ä . В момент срабатывания логического компаратора 12 по его сигналу блокируется вход коммутатора 9 для сигналов со схемы 16 сравнения и разрешается работа логических компараторов 13-15. При этом, если промежуточная частота разгона была, например, 1f1- (Q(2f (где f = fp+q ),то сигналы с компараторов 14 и 15 поступают на элемент И 18, при этом элемент И 18 сработает при значении кода счетчика

4 уставок (входного кода дешифратора 22), соответствующего количеству импульсов торможения с противовключением с указанной Грды- и равного "01 . Элемент 26 памяти устанавливается в единичное состояние и через элемент ИЛИ 28 включает схему 30 на формирование инверсной диаграммы (торможение противовключением).

Таким образом, при 1f> с. fq (2Г последний импульс уставок отрабатывается с противовключением, после чего время Т = /Ут (формируемое

4 элементом 23 задержки) двигатель переключения в режим фиксированной стоянки в соответствии со штатной диаграммой, при этом торможение произойдет без выбега и ротор двигателя остановится в точке устойчивого равновесия.

Если промежуточная часть в момент срабатывания компаратора 12

f c f>, то .на участке торможения действует штатная диаграмма цо отработки последнего импульса уставки.

Элементы памяти 26 и 27 остаются в обнуленном состоянии.

В общем случае диапазон частоты от Гт до Гпч „делится на поддиапазон с дискретностью Г,, 2У,, 31,,..., и 1 . (где f - значение частоты торможения без выбега; и Г„=- f(1l>> ) . Число логических компарат(рон должн(соответс тво(зать ч11сл у з11((лений ч 1с Toò р Ë Ç()1 (. Н ИЯ gl i4 ° l ll(1 1(ч! а

1108600

Значению частоты хк,„ставится в соответствие значение уставки, записываемой в логический компаратор 12, начиная с которой должно разрешаться включение блока 30 на противовключение по сигналу с дешифратора 22.

Устройство позволяет осуществить торможение на максимальной частоте работы шагового привода (достигнутой

10 в результате программируемого разгона) при отработке на ней всей асти уставки, оставшейся неотработанной в момент достижения f „, при этом торможение осуществляется без выбега. За счет этого сокращается время на отработку уставки, что обеспечивает повышение быстродействия шагового привода. !

1108600 сЬ с 8bix.

Tadnu@a ucrnu eocmu 8no a пртидйкпючения

Nuz. 2

ВНИИПИ Заказ 5882/42 Тираж 667 ПоФ « -ное

Филизл ППП ™Пвтент", г. Ужгород,ул.Проектная, 4