Устройство для контроля и диагностики дискретных объектов

Устройство для контроля и диагностики дискретных объектов

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ И ДИАГНОСТИКИ ДИСКРЕТНЫХ ОБЪЕКТОВ, содержащее блок ввода, блок памяти, эталонный блок, блок управления, блок сравнения, блок анализа места неисправности и первый коммутатор, причем выход блока ввода соединен с информационным входом блока памяти, соединенного двухсторонней связью с первым входом-выходом блока управления , выходы микроприказов которого соединены с управляющими входами блока ввода и блока сравнения, выход несравнения которого соединен с первым входом логических условий блока управления , первый коммутатор соединен двухсторонней связью с контролируемым объектом, выход равенства блока сравнения соединен с первым входом блока анализа месТа неисправности, . второй вход которого, соединен с соответствующим выходом микроприказов блока управления, блок анализа места неисправности содержит регистр, схему сравнения, триггер, два элемента И, отличающееся тем, что, с целью повышения точности диагностирования , устройство содержит второй коммутатор, два блока задания входных воздействий и блок сопряжения , а в блок анализа места неисправности введены пять дешифраторов, пять регистров, второй триггер и группа элементов И, причем первый вход блока анализа места неисправности соединен с входами первого и второго дешифраторов, выходы первого дешифратора соединены с управляющими входами с первого по шестой регистров , информационные входы которых и входы третьего, четвертого и пятого дешифраторов соединены с информационным выходом блока памяти, выходы, первого, второго, третьего, пятого и шестого регистров и второй вход блока анализа места неисправности соединены соответственно с первыми входами элементов И группы, вторые входы которых соединены с выходами второго дешифратора, выходы третьего и четвертого дешифраторов соединены ( соответственно с первым входом пер СП вого триггера и первыми входами первого и второго элементов И, вторые О5 входы которых соединены соответственно с первым и вторым выходами первого триггера, второй вход которого соединен с выходом второго триггера и с вторым входом логических условий блока управления, причем в блоке анализа места неисправности выходы третьего и четвертого регистров соединены с первым и вторым входами схемы сравнения, третий вход которой соединен с соответствующим выходом дешифратора , а выход - с первым входом

COOS СОВЕТСНИХ

DNl

РЕСПУЬЛИН,SU.„3 975

ac5D G 06 F 11 26

ОПИСАНИЕ ИЗОБРЕТЕНИ "

К АВТОРСКОМУ СВИДЕТ ЕЛЬСТВУ

ГОСУДАРСТВЕННЬЙ КОМИТЕТ СССР

fO ДЕЛАМ ИЗОБРЕТЕНИЙ И {ЛНРЫТИИ (21) 3576293/18-24 (22) 08,04.83 (46) 23.08.84. Бюл. Ф 31 (72) В.Н.Павлов, Я.Я.Смилга, В.И.Ахмеров, П.О .Видениекс, :Е.К.Бондарева и P.È.Àëêñíèñ (7 1) Рижское ордена Ленина производственное объединение ВЭФ им. В.И.Ленина (53) 681.3(088.8) (56) 1. Авторское свидетельство СССР

В 807305, кл. G 06 F 11/00, 1979, 2. Авторское свидетельство СССР

В 942025, кл. G 06 F 11/00, 1980 (прототип) . (54)(57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ И

ДИАГНОСТИКИ ДИСКРЕТНЫХ ОБЪЕКТОВ, содержащее блок ввода, блок памяти, эталонный блок, блок управления, блок сравнения, блок анализа места неисправности и первый коммутатор, причем выход блока ввода соединен с информационным входом блока памяти, соединенного двухсторонней связью с первым входом-выходом блока управления, выходы микроприказов которого соединены с управляющими входами блока ввода и блока сравнения, выход несравнения которого соединен с первым входом логических условий блока управления, первый коммутатор соединен двухсторонней связью с контролируемым объектом, выход равенства флока сравнения соединен с первым входом блока анализа места неисправности, второй вход которого. соединен с соот" ветствующим выходом микроприказов блока управления, блок анализа места неисправности содержит регистр, схему сравнения, триггер, два элемента И, о т л.и ч а ю щ е е с я тем, что, с целью повышения точности диаг" ностирования, устройство содержит второй коммутатор, два блОка задания входных воздействий и блок сопряжения,а в блок анализа места неисправности введены пять дешифраторов, пять регистров, второй триггер и группа элементов И, причем первый вход блока анализа места неисправности соединен с входами первого и второго дешифраторов, выходы первого дешифратора соединены с управляющими входами с первого по шестой регистров, информационные входы которых- и входы третьего, четвертого и пятого I дешифраторов соединены с информационным выходом блока памяти, выходы. первого, второго, третьего, пятого и шестого регистров и второй вход блока анализа места неисправности соединены соответственно с первыми входами элементов И группы, вторые виа входы которых соединены с выходами ва второго дешифратора, выходы третьего и четвертого дешифраторов соединены соответственно с первым входом первого триггера и первыми входами первого и второго элементов И, вторые входы которых соединены соответствен" но с первым и вторым выходами первого триггера, второй вход которого соединен с выходом второго триггера и с вторым входом логических условий р блока управления, причем в блоке анализа места неисправности выходы третьего и четвертого регистров соединены с первым и вторым входами схемы сравнения, третий вход которой соединен с соответствующим выходом дешифратора, а выход — с первым входом

, второго триггера, второй вход которого соединен с выходом пятого дешифратора, выходыэлемеитов И группы и вы.ходы первого и второго элементов И ,. образуют информационный выход устройства, блок сопряжения содержит два узла согласования, два регистра сдвига, два регистра адреса, два приемопередатчика, дешифратор управляющих слов, два узла выходных усилителей, причем информационные входы первого и второго узлов согласования соединены С информационНым выходом блока памяти, управляющий вход второго узла согласования соединен с соответствующим выходом микроприказов блока управления, выход первого узла согласования соединен с входом регистра сдвига, соединенного двухсторонней связью с первым приемопередатчиком, линией связи соединенным с вторым приемопередатчиком, двухсторонней связью соединенным с вторым регистром сдвига, первый выход которого соединен с информационным входом первого регистра адреса, управляющий вход которого соединен с соответствующим выходом второго приемопередатчика, а выход — e входом дешифратора управляющих слов, второй выход второго регистра сдвига соединен с входом первого блока выходных усилителей, выход которого соеди-! нен с входами первого и второго блоков-. задания входных воздействий, соединенных также с выходом дешифратора управляющих слов, выходы первого и второго блоков задания входных воздействий соединены с соответствующими

975á входами первого и второго коммутаторов, причем второй коммутатор соединен двухсторонней связью с эталонным блоком, выходы первого и второго коммутаторов соединены с информационным входом второго регистра сдви.га блока сопряжения, в котором выход ервого регистра сдвига через втоой блок выходных усилителей соединен с входом блока сравнения, а вы" ход второго блока согласования соединен с входом второго регистра адреса,информационный выход которого соединен с соответствующим входом первого регистра сдвига, управляющий выход второго регистра адреса соединен с соответствующим входом первого приемопередатчика, при этом блок управления содержит генератор тактовых импульсов, память микрооперацнй, дешифратор микроопераций, сумматор и регистр сдвига, причем выходы генератора тактовых импульсов соединены с тактовыми .входами дешифратора микроопераций, регистръ сдвига и памяти микроопераций, выход которой соединен с информационным входом дешифратора микроопераций, выходы которого ! соединены с управляющими входами сумматора и регистра сдвига и являются выходами микроприказов блока управления, первый и второй разрядные входы регистра сдвига являются первым и вторым входами логических условий блока управления, выход сумматора и информационный вход регистра сдвига

: соединены между собой и образуют входвыход блока управления.

I

Изобретение относится к вычислительной технике и может быть использовано для автоматизированной проверки функционирования и нахождения неис-: правностей в цифровых узлах и блоках 5 в условиях их производства.

Известно устройство для контроля цифровых блоков, содержащее коммутатор, блок индикаций и накопитель, причем первый выход коммутатора .подключен к первому входу блока индцкации, второй и третий выходы коммутатора подключены соответственно к

2 первому и второму входам накопителя, адаптер, блок переключения, дополни.тельный коммутатор, блок питания, блок фиксации тестового слова, при этом вход-выход адаптера подключен к контролируемому объекту, первый вход адаптера соединен с выходом блока переключения, первый вход котоО рого подключен к четвертому вь1ходу коммутатора, пятый выход которого соединен с вторым входом адаптера, выход которого соединен с первым входом коммутатора, второй вход которо1109756

ro соедин н с первым выходом дополнительного коммутатора, второй выход которого подключен к первому входу блока фиксации тестового слова, выход которого соединен с третьим входом коммутатора, четвертый вход которого является тестовым входом устройства, второй вход блока переключения соединен с.выходом блока питания, вход которого подключен к треть- 1О ему выходу дополнительного коммутатора, четвертый выход которого соединен с третьим входом блока переключения, первый вход дополнительного коммутатора- является информационным 15 входом устройства, объединен с вторым входом блока фиксации тестового слова и подключен к третьему выходу коммутатора, второй вход дополнительного коммутатора является управляю- 2р щим входом устройства, пятый выход дополнительного коммутатора соединен с третьим входом накопителя, шестой выход дополнительного коммутатора подключен к второму входу блока инди- 25 кации (1 1.

Недостаток такого устройства— низкая точность контроля за счет отсуствия определения возможности места неисправности.

Наиболее близким к предлагаемому по технической сущности является устройство для контроля и диагностики дискретных объектов, содержащее блок ввода, первый блок памяти контропирующих тестов и эталонных реакций, коммутатор, блок сравнения, блок управления, причем первый выход блока ввода соединен с информационным входом первого блока памяти контроли- 4О рующих тестов и эталонных реакций, управляющий вход которого подключен к первому выходу блока управления, второй и третий выходы которого подключены соответственно к первым вхо- 4> дам блока сравнения и коммутатора, первый выход которого подключен к второму входу блока сравнения, первый выход которого подключен к первому входу блока управления, второй вход которого соединен с первым выходом первого блока памяти контролирующих тестов и эталонных реакций н с вторым входом коммутатора, третий вход и второй выход которого подключены соответственно к выходу-входу проверяемо.го объекта, второй выход первого блока памяти контролирующих тестов и эталонных реакций подключен к третьему входу блока сравнения, вход и второй выход блока ввода подключены соответственно к четвертому выходу и третьему входу блока управления, введены блок анализа места неисправности, второй блок памяти эталонной неисправности, третий блок памяти места неисправности, причем третий и четвертый выходы блока ввода подключены соответственно к первым вхддам второго блока памяти эталонной неисправности и третьего блока памяти места неисправности, пятый выход блока управления подключен к первому входу блока анализа места неисправности, второй вход которого подключен к второму выходу блока сравнения, первый выход блока анализа места неисправности подключен к второму входу третьего блока памяти места неисправности, выход которого подключен к входу индикатора, второй выход и третий вход второго блока памяти места неисправности подключены соответственно к третьему входу и второму выходу блока анализа места неисправности (2).

Недостатками известного устройства являются низкая точность контроля и большая трудоемкость составления диагностических тестов;

Цель изобретения — повьппение точности диагностирования.

Поставленная цель достигается тем, что в устройство, содержащее, блок ввода, блок памяти, эталонный блок, блок управления, блок сравнения, блок анализа места неисправности и первый коммутатор, причем выход блока ввода соединен с информационным входом блока памяти, соединенного двухсторонней связью с первым входом-выходом блока управления, выходы микроприказов которого соединены с управляющими входами блока ввода и блока сравнения, выход несравнения которого соединен с первым входом логических условий блока управления, первый коммутатор соединен двухсторонней связью с контролируемым объектом,. выход равенства блока сравнения соединен с первым входом блока анализа места неисправности, второй вход которого соединен с соответствующим выходом микроприказов блока управления, блок анализа места неисправности содержит регистр, схему сравнения, триггер, два элемента И, введены второй коммутатор, два блока задания

56 6

S 11097 входных воздействий и блок сопряжения, а в блок анализа места неисправности введены пять дешифраторов, пять регистров, второй триггер и группа элементов И, причем первый вход блока анализа места неисправности соединен с входами первого и второго дешифраторов, выходы первого дешифратора соединены с-управляющими входами с первого по шестой регистров, инфор- п мационные входы которых и входы третьего, четвертого и пятого дешифраторов соединены с информационным выходом блока памяти, выходы первого, второго, третьего, пятого и шестого регистров и второй вход блока анализа места неисправности соединены соответственно с первыми входами элементов И группы, вторые входы которых соединены с выходами второго дешифратора, выходы третьего и четвертого дешифраторов соединены соответственно с первым входом первого триггера и первыми входами первого и второго элементов И, вторые входы ко-25 торых соединены соответственно с первым и вторым выходами первого триггера, второй вход которого соединен. с выходом второго триггера и с вторым входом логических условий блока управления, причем в блоке анализа места неисправности выходы третьего и четвертого регистров соединены с первым и вторым входами схемы сравне- ния, третий вход которой соединен с соответствующим выходом дешифратора, 35 а выход — с первым входом второго! триггера, второй вход которого соединен с выходом пятого дешифратора, выходы элементов И группы и выходы

40 первого и второго элементов И образуют информационный выход устройства, блок сопряжения содержит два узла согласования, два регистра сдвига, . два регистра адреса, два приемопере45 датчика, дешифратор управляющих слов, два узла выходных усилителей, причем информационные входы первого и второ° го узлов согласования соединены с информационным выходом блока памяти, . управляющий вход второго узла согласования соединен с соответствующим выходом микроприказов блока управления, выход первого узла согласования соединен с входом регистра сдвига, соединенного двухсторонней связью с первым приемопередатчиком, линией связи соединенным с вторым приемопередатчиком, соединенным двухсторонней связью со вторым регистром сдвига, первый выход которого соединен с информационным входом первого регистра адреса, управляющий вход которого соединен с соответствующим выходом второго приемопередатчика, а выход— с входом дешифратора управляющих слов, второй выход второго регистра сдвига соединен с входом первого блока выходных усилителей, выход которого соединен с входами первого и второго блоков задания. входных воздействий, соединенных также с, выходом дешифратора управляющих слов, выходы перво-, го и второго блоков задания входных воздействий соединены с соответствующими входами первого и второго ком-. мутаторов, причем второй коммутатор соединен двухсторонней связью с эталонным блоком, выходы первого и вто" . рого коммутаторов соединены с инфор" мационным входом второго регистра сдвига блока сопряжения, в котором выход первого регистра сдвига через второй блок выходных усилителей соединен с входом блока сравнения, а выход второго блока согласования соединен с входом второго регистра адреса, информационный выход которого соединен с соответствующим входом первого регистра сдвига, управляющий выход второго регистра адреса соединен с соответствующим входом первого приемопередатчика, при этом блок управления содержит генератор тактовых импульсов, память микроопераций, дешифратор микроопераций, сумматор и регистр сдвига, причем выходы генератора тактовых импульсов соединены с тактовыми входами дешифратора микроопераций, регистра сдвига и памяти микроопераций, выход которой соединен с информационным входом дешифратора микроопераций, выходы которого соединены с управляющими входами сумматора и регистра сдвига и являются выходами микроприказов блока управления, первый и второй разрядные входы регистра сдвига являются первым и вторым входами логических условий блока управления, выход сумматора и информационный вход регистра сдвига соединены между собой и образуют вход"выход блока управления. ф

На фиг . 1 предста вле на с т рук тур на я схема устройства; на фиг. 2 — схема блока сопряжения, на фиг. 3 — схема блока управления; на фиг. 4 — схема блока анализа неисправностей; на

56 8

7 11097 фиг. 5 - блок-схема алгоритма для блока управления.

Устройство (фиг. 1) содержит эталонный блок 1, первый 2 и второй 3 коммутаторы, первый 4 и второй 5 олоки задания входных воздействий, блок 6 сопряжения, блок 7 памяти, блок 8 ввода, блок 9 управления, блок 10 сравнения и блок 11 анализа места неисправности, ииформационныйвыход 12, вход-выход 13.

Блок 6 сопряжения координат (фиг. 2) содержит первый блок 14 выходных усилителей, дешифратор 15 управляющих слов, первый регистр 16 адреса, второй регистр 17 сдвига, первый 18 и второй 19 приемопередатчики, первый регистр 20 сдвига, второй регистр 21 адреса, первый 22 и второй 23 узлы согласования и второй блок 24 выходных усилителей.

Блок 9 управления (фиг. 3) состоит из сумматора 25, дешифратора 26 микроопераций, генератора 27 тактовых импульсов, регистра 28 сдвига, памя- . 5 ти 29 микроопераций.

Блок 11 анализа места неисправности (фиг. 4) состоит иэ первого 30 и второго 31 дешифраторов, регистров 32-37, схемы 38 сравнения, пятого 39, третьего 40 и четвертого 41 дешифраторов, второго 42 и первого 43 триггеров, группы элементов И 44-49, первого 50 и второго 51 элементов И.

Эталонный блок 1 представляет со- З бой заведомо исправный цифровой узел или блок, аналогичный контролируемому, и предназначен для определения эталонных значений сигналов как на

40 выходах объекта, так и в его внутрисхемных точках.

Первый 2 и второй 3 коммутаторы представляют собой наборы ключей на базе логических элементов И, обеспе45 чивающих коммутацию сигналов между эталонным и соответственно контролируемым объектом с одной стороны и блоками 4 и 5, а также блоком 6 с другой стороны.

Первый 4 и второй 5 блоки задания о входных воздействий предназначены для запоминания входных воздействий, подаваемых на эталонный блок 1 и соответственно контролируемый объект как в процессе контроля, так и в процессе диагностики цифрового узла.

Блок 6 сопряжения координат обеспечивает передачу входных воздействий, поступающих от блока 7 памяти, на соответствукщие блоки 4 и 5, а также коммутацию выходных реакций, поступающих от коммутаторов 2 и 3 на блок 10 сравнения, по унравляшщим сигналам блока 9 управления. Блок 6 выполняет также рояь дистанционного приемопере- датчика между блоками 2-5 устройства, выполненными в виде рабочего терминала, и блоками 7-11 устройства, вы= полненными в виде управляющей-ЭВМ.

Блок 7 намяти состоят иэ запоминающих элементов, предназначенных для хранения и выдачи на контролируемый и эталонный объекты контрольно-диагностических тестов.

Блок 8 ввода содержит считыватель и узлы сопряжения и предназначен для ввода с носителя (перфолента, магнитная лента и т.д.) информации, необходимой для анализа схем.

Блок 9 управления предназначен для выработки управляющих сигналов и синхронизации работы всего устройства в зависимости от сигналов, поступающих на него из блока 7 памяти, блока 10 сравнения и блока 11 анализа места неисправности.

Блок 10 сравнения содержит регистры и элементы И, предназначенные для выявления факта совпадения или несовпадения реакций эталонного и проверяемого обЪектов как в процессе контроля, так и в процессе диагностики.

Блок 11 анализа места неисправности предназначен для запоминания но мера ошибочного микротеста, осуществ" ления алгоритма поиска неисправности в режиме пошаговой диагностики, а также для выработки и выдачи на блок индикации информации о месте неисправности.

Устройство работает следующим образом.

По команде с блока 9 управления иэ блока 8 ввода в блок 7 памяти записываются контрольно-диагностические тесты. При этом в каждой тестовой строке (далее микротесте) информация об изменении воздействий на объект контроля записывается в определенном порядке и разбита на отдельные тестовые шаги для дальнейшего облегчения диагностики места неисправности.

К устройству подключается эталонный блок 1, соответствукщий контролируемому объекту, и с пульта управления устройства инициализируется тестовая таблица данного объекта.

9 1109

После этого к устройству. подключается очередной контролируемый объект и по сигналу блока 9 управления устанавливаются в исходное состояние блоки 4 и 5 и соответственно входные .5 контакты эталонного и контролируемого. объектов. Далее с помощью определенной подпрограммы, содержащейся в блоке 7 памяти, проверяется отсутствие ложных замыканий и наличие нужных соединений между выводами контролируемого объекта.

При соответствии соединений на объекте контроля с соединениями на эталонном блоке 1, к обоим объектам подключается напряжение йитания и начинается контроль объекта. По сигналу иэ блока. 9 управления блок 7 памяти через блок 6, блоки 4 и 5 и коммутаторы 2 и 3, выдает на входы контролируемого и эталонного блоков первый микротест. После этого блок 6 сопряжения через коммутаторы 2 и 3 опрашивает выходы контролируемого и эталонного блоков и передает полученную информацию на блок 10 сравнения.

Блок 10 сравнения сопоставляет реакции обоих объектов и в случае их совпадения выдает на блок 9 управления сигнал, по которому в последнем выра30 батывается сигнал запуска следующего микротеста. Очередной и последующие микротесты выбираются из блока 7 памяти и обрабатываются устройством описанным образом. В случае совпадения всех реакций контролируемого и эталонного объектов блок 9 управления через блок 11 анализа места неисправности выдает на блок индикации сообщение об исправности контролируемого объекта.

В случае несовпадения реакций эталонного и контролируемого блоков сигнал несовпадения с блока 10 сравнения поступает на блок 9 управления, по команде которого с. блока 7 памяти считывается и запоминается в блоке 11 номер ошибочного микротеста N; . После этого блок 9 управления возобновляет контроль объекта с первого микротеста описанным способом. Одновременно блок 11 выделения неисправности следит за номером выполняющегося микро/ теста и после выполнения Ы; „ микротеста переводит устройство на режим диагностики неисправности. В данном режиме ошибочный микротест N выпол1 няется по отдельным тестовым шагам, т.е. с заранее установленной последо756 10 вательностью осуществляется изменение сигнала воздействия лишь на одном входном контакте контролируемого ббъекта. После каждого тестового шага по сигналам блока 9 управления через блок 6 и коммутаторы 2 и 3 запрашива- ются реакции выходов эталонного и контролируемого блоков и осуществляется их сопоставление посредством блока 10 сравнения. По обнаружении несоответствия выполнение микротеста прекращается, блок 11 анализа места неисправности выводит на блок индикации диагностическое сообщение, содержащее номер микротеста, номер шага в микротесте, номера выходных контактов с несовпадавшими реакциями блоков и координаты характерных внутрисхемных точек данного микротеста.

Поскольку на обоих блоках сохраняется текущее состояние элементов схемы на момент неисправности, отображенной диагностической информации достаточно, чтобы регулировщик с помощью диагностического щупа мог выявить неисправность с точностью до одной микросхемы.

Если при выполнении N. микротеста

1 в диагностическом режиме несовпадение реакций обоих объектов не имеет места до появления признака конца микротеста, блок 11 прекращает режим диагностики и по сигналам блока 9 управления продолжается выполнение последующих микротестов в режиме контроля. Подобная ситуация возможна в случаях, если в контролируемом объекте возникли случайные ошибки, которые при повторном выполнении теста не повторяются . В этом случае по завершению контроля объекта блок 11 выводит на блок индикации предупреждающее сообщение о появлении случайной -ошибки при выполнении определенного микротеста.

Применение в предлагаемом устройстве для эталонного и контролируемого блоков отдельных блоков 4 и 5 задания входных воздействий позволяет реализовать дополнительный режим контроля {так называемое выравнивание счетчиков). Данный режим необходим в случаях, когда контролируемый блок содержит внутрисхемные элементы памяб ти н схемы с обратной связью, недоступные для установки в исходное состояние определенным входным сигналом. После подключения такого объекта к питанию и проверки правильности

11 1109756 12 соединений между выводами контроли- пают на информационные входы блоков 4 руемого блока специальным сигналом и 5. блока 9 управления через блок 6 бло- Режим приема информации с выходом кируется блок 4 задания входных воэ- контролируемого блока осуществляется действий для эталонного. блока 1. Да- в два этапа. На первом этапе через лее из блока 7 памяти через блок 6 блок 6 сопряжения передается адрес сопряжения, блок 4 и первый коммута- запроса информации на дешифратор 15 тор 2 на входы контролируемого блока управляющих сигналов, который вырабаподаются входные воздействия, пооче- тывает сигналы опроса заданных канаредно переключающие состояние элемен- 1О лов первого и второго коммутаторов 2 тов памяти или схем с обратной связью. и 3. Одновременно первый и второй

После каждого переключения опрашива- приемопередатчики 18 и 19 переключаютется состояние выходов контролируемо- ся в направление приема информации. го и эталонного блоков, которое че- На втором этапе поступающая информарез коммутаторы 2 и 3 и блок 6 соо6- 1 ция первым регистром 17 сдвига преобщается блоку 10 сравнения. При по- разуется в последовательный формат, ступлении от блока 10 сравнения сиг- посредством первого приемопередатчинала совпадения, который свидетельст- ка 18 передается на второй приемопевует, что внутрисхемные элементы редатчик 19 и далее при помощи второобъекта контроля установлены в иден- го регистра 20 сдвига вновь преобра;тичном с эталонным блоком состоя- зуется в параллельный формат и через нии, подача входных воздействий че- блок 24 поступает на выходы блока. рез блок 4 задания входных воздей- Блок 9 управления работает следуюствий и коммутатор 2 прекращается :щим образом. и происходит разблокировка блока 5 По сигналам генератора 27 тактовых, задания входных действий. После это- .импульсов, обеспечивающим синхрониго блок 9 управления запускает блок 7 зацию работы всех узлов блока 9 памяти на выдачу на оба объекта сле- управления, иэ памяти 29 микрооперадующего микротеста тестовой таблицы. ций считывается управляющее слово

Блок 6 сопряжения работает следую- текущей микрокоманды которое посту30

Э щим образом. пает на дешифратор 26 мнкроопераций.

В режиме передачи информации на Последний в зависимости от типа деконтролируемый объект по управляющим шифрированной микрооперации устанавсигналам, поступающим от блока 9 . .ливает требуемый режим работы устройуправления через узел 23 согласова- ства и вырабатывает соответствующие ния, второй регистр 2 1 адреса уста- управляющие сигналы. навливает второй приемопередатчик 19 В режиме ввода информации управв направление передачи. Передаваемые ляющие сигналы подаются на блок 8 данные и адреса, поступающие от бло- ввода и синхронизируют занесение:.инка 7 памяти через первый узел 22 формации в блок 7 памяти. согласования, посредством регистра 20 . В режиме передачи информации на

40 сдвига преобразуются в последователь- контролируемый блок управляющие сигный формат и вместе с флагом направ" налы дешифратора 26 микроопераций ления передачи поступают на второй через вход-выход управляют передачей приемопередатчик 19, который по двух- данных из блока 7 памяти на блок 6 проводной линии в квазитроичном коде и приемом управляющей информации передает их на первый приемопередат- через регистр 28 сдвига на суммачик 18 терминальной части устройства. тор 25. В соответствии с управляющиСчитанные с выхода первого приемопе- ми сигналами дешифратора 26 микроредатчика 18 данные .посредством ре- операций сумматор 25 осуществляет гистра 17 сдвига преобразуются в па- о над управляющей информацией необходи" раллельный формат. Первый регистр 16 мые логические и арифметические опеадреса из общего потока информации рации и сформированные таким образом выделяет адресные коды, которые по- адресные сигналы выдает на адресный средством дешифратора 15 управляющих вход блока 6 для управления процесслов преобразуются в сигналы управле- сом передачи информации на саответния блоками 4 и 5. Данные же из ре- ствующие регистры блоков 4 и 5. гистра 17 сдвига через блок 14 выход- В режиме считывания выходных реных усилителей непосредственно посту- акций контролируемого блока управ13 f109 лякщие сигналы дешифратора 26 микроопераднй оаеспечнаант передачу черен блок 6 адреса опрашиваемых каналов первого и второго коммутаторов 2 и 3, и синхронизацию приема и сравнения считанной информации в бло" ке 10 сравнения.

В режиме обработки информации управлякщими сигналами дешифратора 26 микроопераций обеспечиваются управ- . о ление работой регистра 28 сдвига и сумматора 25 с выдачей результата обработки через вход-выход блока управления на блок 7 памяти, через вход-выход блока 9 управления управление передачей данных иэ блока 7 памяти в блок 11, управление занесением данных в нужные регистры блока 11 и прием результатов логических операций через регистр 28 сдвига на 2О сумматор 25, который осуществляет их анализ и формирование соответствующих программных переходов.

Блок 11 анализа места неисправности работает следующим образом» 25

Сигналы управления, поступакщие с адресной шины блока 9 управления, дешифрируются первым дешифратором . 10.

При расшифровке адреса одного иэ, регистров 32-37 выдается сигнал на занесение в этот регистр данныхр поступающих по входу от блока 7 памяти. Регистр 32 фиксирует номер тестовой таблицы, регистр 33 — признак

756 14 режима питания объектов, регистр 34номер ошибочного микротеста, регистр 35 - номер выполняющегося микротеста, регистр 36 — номер шага микротеста, регистр 37 .- номера координат характерных точек. При выявлении в процессе контроля ошибки функционирования. контролируемого объекта .в регистр 34 заносится номер ошибочного микротеста. После повторного начала контроля ошибочного объекта в регистр 35 заносится номер каждого выполняющегося микротеста, после чего опрашивается схема 38 сравнения.

При совпадении информации в регистрах 34 и 35 схема 38 сравнения устанавливает в "1" триггер 42, который в свою очередь устанавливает в "1" триггер 43 и выдает блоку 9 управления сигнал на перевод устройства в режим диагностики. Но сигналу блока 9 управления в регистры 32 и 33 заносится информация о выполнякщейся тестовой таблице и установленных режимах питания объектов.

Использование предлагаемого устройства позволяет повысить качество выпускаемой продукции и за счет иовыщения точности и производительности диагностики неисправностей в дискретных типовых элементах замены на десятки тысяч нормо-часов снизить трудоемкость изготовления квазиэлектронных АТС.

110975 6

Фиг.l

На длак индикации

1109756

1109756

1309756

Составитель И.Хазова

Редактор А.Мотыль Техред О.Неце Корректор E.Cèðoxèàí

Заказ 6085/34: Тираж 699 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г.ужгород, ул.Проектная, 4