Усилитель считывания для полупроводникового запоминающего устройства на полевых транзисторах с барьерным переходом

Усилитель считывания для полупроводникового запоминающего устройства на полевых транзисторах с барьерным переходом

Иллюстрации

Показать все

Реферат

 

УСИЛИТЕЛЬ СЧИТЫВАНИЯ ДЛЯ ПОЛУПРОВОДНИКОВОГО ЗАПОМИНАЮЩЕГО . УСТРОЙСТВА НА ПОЛЕИЛХ ТРАНЗИСТОРАХ С БАРЬЕРНЫМ ПЕРЕХОДОМ, содержащий линейный усилитель, один вход которо го подключен к первой разрядной аШне ,другой вход - к второй разрядной шине, нагрузочный элемент, первый вход которого подключен к шине питания , а первый и второй выходы - соответственно к первой и второй рад рядным шинам, отличающий с я тем, что, с целью повы&юнИя вагстродействия усилителя считывания,, в него введен инвертор, приче1и( 8ЫХОД линейного усилителя подключён к «торому входу нагрузочного элемента и входу инвертора, выход которого сой динен .с третьим входом нагрузочного элемента.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

3(59 1 1 С 7/00

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3573346/18-24 (22) 22.02 ° 83 (46)23.08.84. Бюл. 9 31 (72) A.В.Артеменков, В.A,Áðaòîâ, . В.И.Старосельский и В.И.Суэтинов (71) Московский институт электронной техники (53) 681. 327 (088.8) (56) 1. Bert G., Nor in J.-Р., Nuzillat G., Arnodo С. "High-Speed

CaAs Static RAM". IEE trans, 1982, v. МТТ-30, Р 7 (прототип) . (5 4) (57) УСИЛИТЕЛЬ СЧИТЫВАНИЯ ДЛЯ

ПОЛУПРОВОДНИКОВОГО ЗАПОМИНАЮЩЕГО .

УСТРОЙСТВА НА ПОЛЕВЫХ ТРАНЗИСТОРАХ

С БАРЬЕРНЫМ ПЕРЕХОДОМ, содержащий

„„SU„„11 7 А линейный усилитель, один вход которого подключен к первой разрядной uta" не,другой вход — к второй. раэрядцой шине, нагрузочный элемент, первый вход которого подключен к шине питания, а первый и второй выходы - со" ответственно к первой и второй раЭ" рядным шинам, о т л и ч а ю щ и й,:, с я тем, что, с целью повышвния бы". стродействия усилителя считцвайи», в него введен инвертор, причт) .ВмхОд линейного усилителя подключен н второму входу нагрузочного элемента и . входу инвертора, выход которого соФ" динен .с третьим входом нагрузочного элемента.

1109797

Сост авит ель О. Кулаков

Редактор И.Николайчук Техред M.Кузьма Корректор В,Бутяга

Заказ 6089/36 Тираж 575 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1)3035, Москва, Ж-35, Раушская наб., д. 4/5 фи.пиал ППП Патент, г. Ужгород, ул. Проектная, 4

Изобретение относится к микроэлектронике и может быть использовано в интегральных схемах запоминающих устройств.

Наиболее близким к изобретению является усилитель считывания для полупроводникового запоминающего устройства на полевых транзисторах с барьерным переходом, содержащий линейный усилитель с неинвертирующим и инвертирующим входами, подключенными к одной и другой разрядным шинам, к которым подключен нагрузочный элемент (1).

Недостатком известного усилителя считывания является непрерывная ра- 15 бота нагрузочного элемента, ток которого препятствует изменению потенциалов разрядных шин и, следовательно, уменьшает скорость считывания.

Цель изобретения — повышение быст-20 родействия усилителя, Поставленная цель достигается тем, что в усилитель считывания для полупроводникового запоминающего устройства на полевЫх транзисторах с барье- 25 рным переходом, содержащий линейный усилитель, один вход которого подключен к первой разрядной шине, другой вход - к второй разрядной шине, нагрузочный элемент, первый вход которого подключен к шине питания, а первый и второй выходы - соответственно к первой и второй раэряцным ши" нам, введен инвертор, причем выход ли-. неййого усилителя подключен к второму входу нагрузочного элемента и 35 входу инвертора,. выход которого соединен с третьим входом нагрузочного элемента.

На чертеже приведена принципиальная электрическая схема усилителя 4Q считывания, устройство содержит линейный усилитель 1 с неинвертирующим 2 и инвертирующим 3 входами, подключенными к первой 4 и второй 5 разрядным 45 шинам соответственно, выход 6 линейного усилителя, а также нагрузочный элемент 7, выполненный в виде первого 8 и второго 9 нормально открытых транзисторов, стоки которых подключены к источнику положительного питания, истоки — к соответствующим разрядным шинам, а затворы — соответственно к выходу 6.линейного усилителя и выходу инвертора 10, который содержит ограничительный диод 11 с барьерным переходом, диоды 12 смещения, нормально закрытый 13 н нормально открытый 14 транзисторы.

Усилитель считывания работает следующим образом, Пусть в исходный момент времени на разрядной шине 4 сохраняется высокий потенциал (около 3UD), а на разрядной шине 5 — низкий потенциал (2П ) ..

При этом на выходе 6 усилительной схемы поддерживается высокий потенциал, который фиксируется на уровне

3U> цепочкой из двух смещающих диодов 12 и переходом затвор-исток нормально закрытого транзистора 13 инвертора 10. В этом случае инвертор 10 открыт, на его выходе поддерживается низкий потенциал (2171)), нагруэочный транзистор 8 включей, а нагрузочный транзистор 9 выключен.

При понижении потенциала на разрядной шине 4 до величины 2 одновременно нарастает потенциал разрядной шины .5 до величины 3U и падает потенциал на выходе б до величины 2U1).

Э

При этом . закрываются нагрузочный транзиатор 8 и инвертор 10, потенциал на выходе которого возрастает и ограничивается на уровне 3U> цепочкой из ограничительного диода ll u смещающих диодов 12. В результате этого нагрузочный транзистор 9 открывается. Таким образом, понижение потенцкала разрядной шины 4 происходит при выключенном нагрузочном транзисторе 9.

При понижении потенциала разрядной шины 5 (нагрузочный транзистор 8 выключен) усилитель возвращается в исходное состояние.

Технико-экономический эффект изобретения по сравнению с известным устройством проявляется в увеличении быстродействия в 1,5 раза,