Устройство для кодирования звуковых сигналов с инерционным компандированием

Устройство для кодирования звуковых сигналов с инерционным компандированием

Иллюстрации

Показать все

Реферат

 

1. УСТРОЙСТВО ,ТЛЯ КОДИРОВАНИЯ ЗВУКОВЫХ СИГНАЛОВ С ИНЕРЦИОННЬИ КОМПАНДИРОВАНИЕМ, содержащее масштабный усилитель d последовательно соединенные источник сигнала и блок дискретизации и хранения, к синхронизирующему входу которого подключен первый выход синхронизатора,второй выход которого подключен к синхронизирующему входу аналого-цифрового преобразователя (АЦП), выход которого подключен к первому входу формирователя кода, к синхронизирующему входу которого подключен третий выход синхронизатора, о тличающееся тем, что, с целью повьшения быстродействия, в него введены последовательно соединенные блок компараторов и блок определения кода шкалы, первый выход которого подключен к второму входу формирователя кода, а второй выход блока определения KQfta шкалы подключен к управляющему входу масштабного усилителя, к информационному входу которого подкпкмен выход блока дискретизации и хранеf , ti,:/ ния, а выход масштабного усилителя подключен к входу блока компараторов и сигнальному входу А1Щ, выход старшего разряда которого подключен к знаковому входу блока определения кода шкалы, к входу счетных импульсов , а также входу синхронизации памяти, входу обнуления памяти и входу установки триггера блока определения кода шкалы подключены соответственно четвертый, пятый, шестой и седьмой выходы синхронизатора. 2. Устройство по П.1, отличающееся тем, что блок определения кода шкалы содержит блок i запрета записи, блок запрета счетных импульсов и последовательно СЛ соединенные перьый элемент ЯЛИ,блок формирования признака смены шкалы, йторой элемент ИЛИ, блок формирования импульса запрета, блок запрета обнуления памяти, блок памяти, блок формирования счетных импульсов,блок формирования импульса реверса, блок о :о управления реверсом, блок реверсивного счета, блок ограничения счета 00 4:; и блок снятия запрета счетных импульсов , к второму входу которого подключен выход первого элемента ИЛИ, 00 а выход блока снятия запрета счетных импульсов подключен к второму входу второго элемента ИЛИ, к второму входу блока формирования импульсов per верса, к второму входу блока формирования счетных импульсов, к третьему входу которого подключен второй выход блока ограничения счета, а второй выход блока формирования счетных импульсов подключен к первому входу блока запрета счетных импульсов, выход которого подключен

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

ÄÄS0ÄÄ 1109848

А эцио H 03 К 13/02; Н 04 В 1/64

° ам.

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

По ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

К ABTOPCKOMY СВИДЕТЕЛЬСТВУ (21) 35817 96/18-09 (22) 18.04.83 (46) 23.08.84. Бкщ. Р 31 (72) С. В. Анисимов, В. В. Ванде-Кирков, В. Н. Зарецкий, Н.Е. Матвеев и С.В. Пяткин (71) Ленинградский институт авиационного приборостроения (53) 621.395.38 (088.8) (56) 1. Авторское свидетельство СССР

Ф 651479, кл. Н 04 В 1/64, 1977.

2. Авторское свидетельство СССР

М- 720715, кл. Н 03 К 13/02, 1978 (прототип). (54)(57) 1. УСТРОЙСТВО ДЛЯ КОДИРОВАНИЯ ЗВУКОВЫХ СИГНАЛОВ С ИНЕРЦИОННЫМ

КОМПАНДИРОВАНИЕИ, содержащее масштабный усилитель М последовательно соединенные источник сигнала и блок дискретизации и хранения, к синхронизирующему входу которого подключен первый выход синхронизатора,второй выход которого подключен к синхронизирующему входу аналого-цифрового преобразователя (АЦП), выход которого подключен к первому входу формирователя кода, к синхронизирующему входу которого подключен третий выход синхронизатора, о тл и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены последовательно соединенные блок компараторов и блок определения кода шкалы, первый выход которого подключен к второму входу формирователя кода, а второй выход блока определения к<да шкалы подключен к управляющему входу масштабного усилителя, к информационному входу которого подключен выход блока дискретизации и хранения, а выход масштабного усилителя подключен к входу блока компараторов и сигнальному входу АЦП, выход старшего разряда которого подключен к знаковому входу блока определения кода шкалы, к входу счетных импульсов, а также входу синхронизации памяти, входу обнуления памяти и входу установки триггера блока определения кода шкалы подключены соответственно четвертый, пятый, шес- той и седьмой выходы синхронизатора.

2. Устройство по п.1, о т л ич а ю щ е е с я тем, что блок определения кода шкалы содержит блок запрета записи, блок запрета счетных импульсов и последовательно соединенные перьый элемент ИЛИ,блок формирования признака смены шкалы, второй элемент ИЛИ, блок формйрования импульса запрета, блок запрета обнуления памяти, блок памяти, блок формирования счетных импульсов, блок формирования импульса реверса, блок управления реверсом, блок реверсивного счета, блок ограничения счета о и блок снятия запрета счетных импульсов, к второму входу которого подключен выход первого элемента ИЛИ а выход блока снятия запрета счетных импульсов подключен к второму входу второго элемента ИЛИ, к второму входу блока формирования импульсов ре-, верса, к второму входу блока формирования счетных импульсов, к третьему входу которого подключен второй выход блока ограничения счета, а второй выход блока формирования счетных импульсов подключен к перному входу блока запрета счетных импульсов, выход которого подключен

1 109848 лы.

20 к второму входу блока управления реверсом, при этом выход первого элемента ИЛИ подключен к второму входу блока памяти, выход которого подключен к второму входу блока формирования признака смен»> шкалы и первому входу блока запрета записи, выход которого подключе« к третьему входу блока памяти, причем второй и третий выходы блока реверсивного счета являются соответственно вторым и первым выходами блока определения кода шкалы, а вход первого элемен1

Изобретение относится к технике передачи информации и предназначено для использования в системах дискретной обработки высококачественных звуковых сигналов. 5

Известно устройство для кодирования звуковых сигналов с компандированием, содержащее последовательно соединенные усилитель, коммутатор, аналого-цифровой преобразова- 1О тель (АЦП), выходной регистр, а также решающий блок и синхронизатор 111.

Однако известное устройство обладает низким быстродействием за счет того,что кодирование сигнала 15 происходит в два цикла.

Наиболее близким к предлагаемому техническим решением является устройство для кодирования звуковых сигналов, содержащее масштабный усилитель и последовательно соединенные источник сигнала и блок дискретизации и хранения, к синхрониэирующему входу которого подключен первый выход синхронизатора, второй выход которого подключен к синхронизирующему входу АЦП, выход о которого подключен к первому входу формирователя кода, к синхронизирующему входу которого подключен третий выход синхронизатора, а также блок запрета сдвига, блок преобразования позиционного кода, последовательно соединенные регистр кода, решающий блок, блок запрета младшего разряда

35 и универсальный регистр, и последовательно соединенные усилитель, блок формирования импульсов сдвига и вента ИЛИ, второй вход блока запрета счетных импульсов, второй вход блока запрета обнуления памяти, второй, третий и четвертый входы блока формирования импульса запрета, второй вход блока запрета записи являются соответственно информационным входом, входом счетных импульсов, знаковым входом, входом установки триггера, входом обнуления памяти и входом синхронизации памяти блока определения кода шка2 тиль, к второму входу которого подключен первый выход блока запрета сдвига, второй выход которого подключен к второму входу блока запрета младшего разряда и через блок преобразования позиционного кода— к второму входу формирователя кода, к третьему входу которого подключен первый выход усилителя, к входу которого подключен выход блока дискретизации и хранения, а второй выход усилителя подключен к первому входу маспггабного усилителя и первому входу блока коммутаторов, выход которого подключен к входу

АЦП, при этом выход вентиля подключен к второму входу универсального регистра, выход которого подключен к второму входу масштабного усилителя, выход которого подключен к второму входу блока коммутаторов, к синхронизирующему входу которого подключен четвертый выход синхронизатора, пятый, шестой, седьмой и восьмой выходы которого подключены соответственно к синхронизирующим входам универсального регистра, блока запрета сдвига, решающего блока регистра кода, к входу которого подключен выход АЦП С2 3.

Недостатком известного устройства является низкое быстродействие, связанное с необходимостью обработки каждого отсчета сигнала в двух циклах и значительной задержкой распространения сигнала в устройстве.

09848

Э 11

Цель изобретения — повышение быстродействияя.

Для достижения поставленной цели в устройство для кодирования звуковых сигналов с инерционным компандированием, содержащее масштабный усилитель и последовательно соединенные источник сигнала и блок дискретизации и хранения, к синхронизирующему входу которого подключен первый выход синхронизатора, второй выход которого подключен к синхронизирующему входу

АЦП, выход которого подключен к первому входу формирователя кода, к. синхронизирующему входу которого подключен третий выход синхронизатора, введены последовательно соединенные блок компараторов и блок определения кода шкалы, первый выход которого подключен к второму входу формирователя кода, а второй выход блока определения кода шкалы подключен к управляющему входу масштабного усилителя, к информационному входу которого подключен выход блока дискретизации н хранения, а выход масштабного усилителя подключен к входу блока компараторов и сигнальному входу АЦП, выход старшего разряда которого подключен к знаковому входу блока определения кода шкалы, к входу счетных импульсов, а также входу синхронизации памяти, входу обнуления памяти и вхос ду установки триггера блока определения кода шкалы подключены соответственно четвертый, пятый, шестой и седьмой выходы синхронизатора, . Блок определения кода шкалы содержит блок запрета записи, блок запрета счетных импульсов и последьвательно соединенные первый элемент ИЛИ, блок формирования признака смены шкалы, второй элемент ИЛИ,блок формирования импульса запрета, блок запрета обнуления памяти, блок памяти, блок формирования счетных импульсов, блок формирования импульса реверса, блок управления реверсом, блок реверсивного счета, блок ограничения счета и блок снятия запрета счетных импульсов, к второму входу которого подключен выход первого элемента ИЛИ, а выход бло& снятия запрета счетных импульсов подключен к второму входу второго элемента ИЛИ, к второму входу блока формироМЬния импульсов реверса, к второму входу

45 блока формирования счетных импульсов, к третьему входу которого подключен второй выход блока ограничения счета, а второй выход блока формирования счетных импульсов подключен к первому входу блока запрета счетных импульсов, выход которого подключен к второму входу блока управления реверсом, при этом выход первого элемента ИЛИ подключен к второму входу блока памяти, выход которого подключен к второму входу блока формирования признака смены шкалы и первому входу блока запрета записи, выход которого подключен к третьему входу блока памяти, причем второй и третий выходы блока реверсивного счета являются соответственно вторым и первым выходами блока определения кода шкалы, а вход первого элемента ИЛИ, второй вход блока запрета счетных импульсов, второй вход блока запрета обнуления памяти, второй, третий и четвертый входы блока формирования импульса запрета, второй вход блока запрета записи являются соответственно информационным входом, входом счетных импульсов, знаковым входом, входом установки триггера, входом обнуления памяти и входом синхронизации памяти блока определения кода шкалы.

На фиг.1 представлена структурная схема устройства для кодирования звуковых сигналов с инерционным компандированием, на фиг.2 — структурная электрическая схема блока определения кода шкалы.

Устройство для кодирования звуковых сигналов с инерционным компандированием содержит источник 1 сигнала, блок 2 дискретизации и хранения, масштабный усилитель 3, АЦП 4, формирователь 5 кода, блок

6 компараторов, блок 7 определения кода шкалы, синхронизатор 8.

Блок 7 определения кода шкалы содержит первый элемент ИЛИ 9, блок

10 формирования признака смены шкалы, второй элемент ИЛИ 11, блок 12 формирования импульса запрета, блок

13 запрета обнуления памяти, блок 14 памяти, блок 15 формирования счетных импульсов, блок 16 формирования импульсов реверса, блок 17 управления реверсом, блок 18 реверсивного счета, блок !9 ограничения счета, блок 20 снятия запрета счетных импульсов, 5

1 109848 6 блок 21 запрета записи и блок 22 запрета счетных импульсов.

Устройство работает следующим образом.

Изменение коэффициента усиления масштабного усилителя 3 происходит только в двух случаях: если величина отсчета сигнала превышает диапазон квантования АЦП 4, то коэффициент передачи масштабного усилителя умень- tp шается в два раза, если за интервал времени между двумя последовательными переходами сигнала через средний уровень не произошло подтверждения коэффициента передачи масштабного усилителя 3, установленного в предыдущий временйои интервал, хотя бы один раз, то коэффициент передачи масштабного усилителя 3 увеличивается в два раза.

Этот алгоритм работы реализован в блоке 7 определения кода шкалы.

Звуковой аналоговый сигнал с выхода источника 1 сигнала поступает на вход блока 2 дискретизации и хранения, в котором при поступлении синхроимпульса от синхронизатора 8 происходит его дискретизация, а величина отсчета запоминается на время полного преобразования в цифровой эквивалент. Время хранения равно

20,8 мкс. Далее постоянное напряжение отсчета сигнала через масштабный усилитель 3 подается на сигнальный вход АЦП 4 и на вход блока 6 компа-. раторов. В начальный момент времени коэффициент передачи масштабного усилителя 3 может иметь любое разрешенное значение (1,2,4,8). При появлении на синхронизирующем входе

АЦП 4 первого тактового импульса с второго входа синхронизатора 8 АЦП

4 определяет значение старшего разряда кода, которое фиксируется с приходом второго тактового импульса в регистре последовательно уравновешивания этого блока. Значение старmего разряда кодового слова характеризует полярность отсчета сигнала,. а момент его изменения — переходы сигнала через среднее значение. Информация с выхода старшего разряда

АЦП 4 поступает на знаковый вход блока 7 определения кода шкалы. Через время задержки компараторов на выходе блока 6 компараторов появляется информация, соответствующая попаданию величины отсчета сигнала либо между порогами срабатывания l5

55 компараторов, либо за диапазон квантования. При этом возможны три ситуации: величина отсчета меньше порогового напряжения на всех компараторах для одной полярности сигнала, величина отсчета находится между порогами, отсчет сигнала клиппируется.

В первом случае на выходе блока

6 компараторов устанавливается кодовая комбинация "00", во втором—

"10" и в третьем — "11". Комбинация

"00" говорит о том, что величина отсчета меньше четверти диапазона квантования АЦП 4 и ее следует увеличить. Комбинация "10" является разрешенной и указывает, что отсчет сигнала занимает большую часть диапазона квантования, т.е. АЦП 4 используется наилучшим образом. Комбинация "11" соответствует клиппированию сигнала, которое необходимо немедленно предотвратить, приоритетно уменьшая коэффициент передачи масштабного усилителя 3. Информация с блока 6 компараторов поступает на информационный вход блока 7 определения кода шкалы, где обрабатывается по указанному алгоритму, в результате чего на втором выходе блока 7 устанавливается такой сигнал, который, поступая на управляющий вход масштабного усилителя 3, устанавливает требуемый коэффициент передачи. После интервала времени, необходимого для окончания переходных процессов в масштабном усилителе 3, на синхронизирующий вход АЦН

4 с второго выхода синхронизатора

8 поступают еще десять тактовых импульсов, необходимых для завершения цикла поразрядного уравновешивания величины отсчета. Цифровой код с выхода АЦП 4 поступает на первый вход формирователя 5 кода, на втором входе которого установлен код масштаба отсчета с первого выхода блока

7 определения кода шкалы. По импульсу, приходящему с третьего выхода синхронизатора 8 на синхронизирующий вход формирователя 5 кода, информация с входа последнего переписывается в регистр памяти формирователя 5 кода и поступает на выход устройства.

Блок 7 определения кода шкалы работает следующим образом.

Информация с блока 6 компарато ров через первый элемент ИЛИ 9, 109848

7 1 объединяющий информации цлн положительных.и отрицательных отстветов сигнала, поступает одновременно на второй вход блока 14 памяти, на второй вход блока 20 снятия запрета счетных импульсов и на первый вход блока 10 формирования. признака смены шкалы. В случае клиппирования сигнала в квантователе АЦП 4 на выходе первого элемента ИЛИ 9 появляется кодовая комбинация "11" которая приводит к тому, что на выходе элемента совпадения ЗИ-НЕ в блоке 20 снятия запрета счетных импульсов появляется уровень логического нуля. Этот сигнал воздействует на блок 15 формирования счетных импульсов и на блок формирования импульса реверса таким образом, что на втором выходе блока формирования импульсов появляется уровень логической единицы, который открывает блок 22 запрета счетных импульсов.

На выходе блока 16 формирования импульса реверса устанавливается уровень логической единицы, который переключает блок 17 управления реверсом таким образом, что счетный импульс, поступая на вход вычитания реверсивного счетчика блока 18 реверсивного счета, уменьшает состояние счетчика на единицу. Код с второго выхода блока 18 реверсивного счета поступает на управляющий вход масштабного усилителя 3, коэффициент которого фченьшается вдвое.

После окончания переходных процессов в маспггабном усилителе АЦП 4 заканчивает уравновешивание измененного напряжения отсчета сигнала, а цифровой эквивалент поступает на первый вход формирователя 5 кода. При поступлении на синхронизирующий вход формирователя кода тактового импульса с третьего выхода синхронизатора

8 код величины отсчета с первого входа формирователя 5 кода и код шкалы с его второго входа записывается в регистр памяти и далее поступают на выход всего устройства.

Если для следующего отсчета сигнала информация на выходе первого элемента ИЛИ 9 не изменилась, то аналогичная работа блока 7 определения кода шкалы продолжается до техатор, пока на выходе первого элемента ИЛИ 9 не появится разрешенная комбинация "1О".

Статистические свойства сигнала таковы, что последний случай может

55 происходить только в момент включе— ния устройства. В режиме слежения оказывается достаточным одно переключение масштаба отсчета, так как крутизна изменения амплитуды звукового сигнала имеет конечную величину, Пусть величина напряжения отсчета сигнала на выходе масштабного усилителя 3 стала такой, что гопадает между порогами картсчета выходного сигнала. В этом случае на выходе первого элемента ИЛИ 9 появляется кодовая комбинация "10" хотя бы один раз за время перехода сигнала через среднее значение. При этом информация с выхода первого элемента ИЛИ 9 поступает на второй вход блока 14 памяти, куда записывается с приходом импульса синхронизации памяти, поступающим на третий вход блока 14 памяти через открьггый блок 21 запрета записи. Как только кодовая комбинация "10" появится на выходе блока 14 памяти, блок 21 запрета записи запирается., предотвращая таким образом перезапись кода в блоке 14 памяти. При эТом срабатывает схема совпадения в блоке 10 формирования признака смены шкалы и на его выходе появляется уровень логического нуля, который подается на первый вход второго элемента ИЛИ 11. На выходе второго элемента ИЛИ 11 возникает отрицательный импульс, воздействующий на триггер в блоке 12 формирования имо пульса запрета 7-4, который, срабатывая, фиксирует факт появления разрешенной комбинации "10" и запрещает обнуление блока 14 памяти с приходом импульса смены знака, так как на первом входе блока 13 запрета обнуления памяти появляется уровень логического нуля. Одновременно на выходе блока 20 снятия запрета счетного импульса устанавливается уровень логической единицы, который поступает на второй вход блока 15 формирования счетного импульса, на втором выходе которого возникает уровень логического нуля.

Этот уровень, поступая на первый вход блока 22 запрета счетных импульсов, запирает последний, вследствие чего пришедший с четвертого выхода синхронизатора 8 счетный импульс на блок 17 управления реверсом остается в прежнем состоянии

1109848

10 независимо от состояния блока 17 управления реверсом, т . е . независимо от команды управления, которая поступает с выхода блока 16 формирования импульса реверса. Таким образом, на выходе блока 18 реверсивного счета информация не меняется, а коэффициент передачи масштабного усилителя 3 остается величиной постоянной. Напряжение отсчетов сигнала с выхода масштабного усилителя 3 поступает на сигнальный вход

AIUI 4, который производит их аналого-цифровое преобразование, а выходные коды с первого выхода АЦП 4 поступают на первый вход формирователя 5 кода, куда записываются по тактовым импульсам, поступающим на его синхронизирующий вход с третьего выхода синхронизатора 8.

Если уровень входного сигнала уменьшится, то величина напряжения отсчетов сигнала может стать такой, что пороги срабатывания компараторов для любой полярности отсчета не достигаются. При этом на выходе первого элемента ИЛИ 9 ни разу за время между последовательными переходами сигнала через среднее значение не появится разрешенная кодовая комбинация "10". Блок 10 формирования признака смены шкалы в этом случае ни разу не сработает, а блок 12 формирования импульса запрета ни разу не изменит своего состояния. Поэтому с приходом импульса смены знака отсчета с выхода старшего разряда АЦП 4 блок 14 памяти обнуляется через открытый блок

13 запрета обнуления памяти. После этого срабатывает блок 10 формирования признака смены шкалы, т.е. на

его выходе появляется уровень логического нуля, который через второй элемент ИЛИ 11 фиксируется в блоке

12 формирования импульса запрета, запирая таким образом блок 13 запрета обнуления памяти. Одновременно срабатывает блок 15 формирования счетного импульса, воздействуя на блок

16 формирования импульса реверса и на блок 22 запрета счетных импульсов. Блок 16 формирования импульса реверса выдает на блок 17 управления реверсом уровень логического нуля, под воздействием которого счетный импульс с выхода открытого блока

22 запрета счетных импульсов поступит на вход суммирования реверсив5

f5

55 ного счетчика в блоке 18 реверсивного счета, выходной код которого увеличится на единицу, что приведет к соответствующему увеличению коэффициента передачи масштабного усилителя 3 в два раза . Коэ<Ьфициент усиления напряжения отсчета сигнала до прихода следующего импульса изменения знака отсчета не изменяется . Однако с приходом отсчета с новым знаком на третий вход обнуления памяти блока

12 формирования импульса запрета поступает отрицательный импульс с шестого выхода синхронизатора 8. При этом RS-триггер обнуляется, чем обеспечивается подготовка блока 7 определения кода шкалы к анализу следующего. периода времени между последовательными переходами сигнала через средний уровень. Импульс обнуления памяти поступает на вход блока

12 формирования импульса запрета в каждый отсчет сигнала. Но триггер обнуляется только для отсчета с новым знаком. Это достигается тем, что требуемый импульс выделяется элементом совпадения 2И-НЕ, на другой вход которого поступает положительный импульс, формируемый вторым RS-триггером, который устанавливается в единицу импульсом смены знака, приходящим со знакового выхода АЦП 4, и направляется в ноль импульсом установки треггера, приходящим на третий выход блока 12 формирования импульса запрета с синхронизато1 а 8.

Работа устройства в описанном режиме продолжается до тех пор, пока за время анализа, т.е. за время между последовательными изменениями знака отсчетов, на выходе первого элемента не появится хотя бы один раз кодовая комбинация "10" или блок 18 реверсивного счета полностью не заполнится. Граничные значения чисел в реверсивном счетчике задаются блоком 19 ограничения счета.

При появлении на выходе реверсивного счетчика комбинаций "00" и "11" блок 19 ограничения счета выдает уровни логического нуля на блок 20 снятия запрета счетных импульсов и на блок 15 формирования счетных импульсов, запрещая таким образом дальнейшие изменения кода управления на выходе блока 7 определения кода шкалы, т.е. возникновение паразитнбй амплитудной модуляции сигнала.

1109848

Если в следующий интервал времени между последовательными изменениями знака отсчета сигнала на выходе первого элемента ИЛИ 9 появляется хотя бы одна комбинация "10" то блок 10 формирования признака смены шкалы через второй элемент ИЛИ 11 и блок 12 формирования импульса запрета выдает на блок 13 запрета обнуления памяти уровень логического нуля, запрещая тем самым обнуление блока 14 памяти с приходом импульса смены знака на блок 12.формирования импульса запрета и блок 13 запрета обнуления памяти. При этом блок 15 формирования счетных импульсов запрещает прохождение счетного импульса через блок 22 запрета счетных импульсов и состояние блока 18 реверсивного счета не изменяется (как и требует алгоритм преобразования). Состояние блока 18 реверсивного счета будет оставаться неизменным до тех пор, пока не произойдет либо клиппирование сигнала, т.е. на выходе блока 6 компараторов не появится комбинация "11", либо уровень сигнала уменьшится так, что на выходе блока 6 компараторов установится комбинация "00" на весь период анализа отсчетов сигнала в блоке 7 определения кода шкалы.

В обоих случаях работа блока 7 опре5 деления кода шкалы будет осуществляться так, как описано, до тех пор,пока не появится разрешенная комбинация "10", которая запишется в блоке

14 памяти . Наличие кодовой комбинации "10" в блоке 14 памяти сьлдетельствует о наличии режима слежения за подобластью изменения огибающей звукового сигнала. Таким образом, осуществляется инерционное компандирование отсчетов °

Предлагаемое устройство для кодирования звуковых сигналов с инерционным компандированием имеет

2О меньшее время полного преобразования отсчета сигнала. Это связано с тем, что обработка информации с выхода блока 6 компараторов по инерционному алгоритму преобразования, не прибегая к аналого-цифровому преобразованию сигнала в первом цикле кодирования, всегда занимает меньшее время, а следовательно, повышается быстродействие устройства.!

109848

Фп Ьвы8

0m Ьцщд 8

ФиаГ

Составитель Г. Лерантович

Редактор С. Пекарь Техред Ж.Кастелевич Корректор А. Тяско

Заказ 6098/39

Тираж 862 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

313035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная,4