Цифровой синтезатор частоты

Цифровой синтезатор частоты

Иллюстрации

Показать все

Реферат

 

ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОТЫ, содержащий последовательно соединенные опорный генератор и гщфровой частотно-фазовый детектор, последовательно соединенные фильтр нижних частот , управляемый генератор и первый делитель частоты с переменным коэффициентом деления, выход которого подключен к второму входу цифрового частотно-фазового детектора, последовательно соединенные датчик кода и блок вычисления коэффициента деления , информационный и сигнальный выходы которого подключены соответственно к установочному входу первого делителя частоты с переменным коэффициентом деления и к входу запуска блока управления, командный выход которого соединен с управляю1ЦИМ входом блока вычисления коэффициента деления, последовательно соединенные делитель частоты, nepBbtfi R5-триггер и первьм элемент И, а также первый и второй генераторы стабильного тока, выходы которых объединены и подключены к входу фильтра нижних частот, отличающийся тем, что, с целью повышения быстродействия при смене частот, между стартовым выходом блока вычисления коэффициента деления и входом первого генератора стабильного тока .. введены последовательно соединенные второй делитель частоты с переменным коэффициентом деления, формирователь управляющих сигналов и первый элемент ИЛИ, между выходом делителя частоты и входом обнуления первого ;делителя частоты с переменным коэффициентом деления введены последовательно соединенные второй Rs -триггер и второй элемент И, а также введены второй элемент ИЛИ и блок сравнения , первый и второй входы которого подключены соответственно к выходу датчика кода и к информационному выходу блока вычисления коэфi фициента деления, первый и второй выходы блока сравнения соединены (Л соответственно с первым и вторым командными входами блока управления, первый и второй выходы установки знака перестройки которого подключены соответственно к первому и второму установочным входам формирователя управляющих сигналов, второй выход которого соединен с первым входом второго элемента ИЛИ, со со выход которого соединен с входом второго генератора стабильного тока, вторые выходы первого и второго эле ментов ИЛИ подключены соответственно к первому и второму выходам цифрового частотно-фазового детектора, вход обнуления которого соединен с выходом первого R5 -триггера,второй вход которого объединен с входами запуска блока управления и формирователя управляющих сигналов и подключен к сигнальному выходу блока вычисления коэффициента деления,тактовый вход которого объединен с входом делителя частоты и подсоединен

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК з!5!1 Н 03 L 7/18

F !

1 I

ОПИСАНИЕ ИЗОБРЕТЕНИЯ, Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3490655/18-09 (22) 03.09.8? (46) 23.08.84. Бюл. ¹ 31 (72) E.Н. !!алиновский и С.К. Романов (53) 621.373.43 (088.8) (56) 1. Авторское свидетельство СССР № 886252, кл. Н 03 L 7/18, 26.03.80.

2. Авторское свидетельство СССР

987817, кл. Н 03 L 7/18, 03.12.80. (54)(57) ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОТЫ, содержащий последовательно соединенные опорный генератор и цифровой частотно †фазов детектор, последовательно соединенные фильтр нижних частот, управляемый генератор и первый делитель частоты с переменным коэффициентом деления, выход которого подключен к второму входу цифрового частотно-фазового детектора, последовательно соединенные датчик кода и блок вычисления коэффициента деления, информационный и сигнальный выходы которого подключены соответственно к установочному входу первого делителя частоты с переменным коэффициентом деления и к входу запуска блока управления, командный выход которого соединен с управляющим входом блока вычисления коэффициента деления, последовательно соединенные делитель частоты, первый

RS -триггер и первый элемент И, а также первый и второй генераторы стабильного тока, выходы которых объединены и подключены к входу фильтра нижних частот, о т л и ч а юшийся тем, что, с целью повышения быстродействия при смене частот, между стартовым выходом блока вычисления коэффициента деления и входом первого генератора стабильного тока

„„SUÄÄ 1109914 А введены последовательно соединенные второй делитель частоты с переменным коэффициентом деления, формирователь управляющих сигналов и первый элемент ИЛИ, между выходом делителя частоты и входом обнуления первого

:делителя частоты с переменным коэффициентом деления введены последовательно соединенные второй Рб -триггер и второй элемент И, а также введены второй элемент ИЛИ и блок сравнения, первый и второй входы которого подключены соответственно к выходу датчика кода и к информационному выходу блока вычисления коэффициента деления, первый и второй выходы блока сравнения соединены соответственно с первым и вторым командными входами блока управления, первый и второй выходы установки знака перестройки которого подключены соответственно к первому и второму установочным входам формирователя управляющих сигналов, второй выход которого соединен с первым входом второго элемента ИЛИ, выход которого соединен с входом второго генератора стабильного тока, вторые выходы первого и второго элементов ИЛИ подключены соответственно к первому и второму выходам цифрового частотно-фазового детектора, вход обнуления которого соединен с . выходом первого 1 5 -триггера, второй вход которого объединен с входами запуска блока управления и формирователя управляющих сигналов и подключен к сигнальному выходу блока вычисления коэффициента деления, тактовый вход которого объединен с входом делителя частоты и подсоединен

1109914 лов.

20 к выходу второго делителя частоты с переменным коэффициентом деления, сигнальный вход которого подключен к выходу первого элемента И, у которого другой вход соединен с вторым выходом опорного генератора, первый выход которого также соединен с

Изобретение относится к радиотехнике и может использоваться в устройствах стабилизации частоты радиоприемной, радиопередающей и измерительной аппаратуры, Известен цифровой синтезатор частоты, содержащий последовательно соединенные управляемый генератор, делителв частоты с переменным коэффициентом деления, цифровой частот—

1О но-фазовый детектор, первый генератор стабильного тока и фильтр нижних частот, а также опорный генератор, второй и третий генераторы стабильного тока, выходы которых также подключены к входу фильтра нижних частот (1).

Однако цифровой синтезатор не обеспечивает достаточное быстродействие при смене частот.

Наиболее близким по технической сущности к предлагаемому является цифровой синтезатор частоты, содержащий последовательно соединенные опорный генератор и цифровой частотнофазовый детектор, последовательно соединенные фильтр нижних частот, управляемый генератор и первый делитель частоты с переменным коэффициентом деления, выход которого 30

% подключен к второму входу цифрового частотно-фазового детектора, последовательно соединенные датчик кода и блок вычисления коэффициента деления, информационный и сигнальный вы- 35 ходы которого подключены соответственно к установочному входу первого делителя частоты с переменным коэффициентом деления и к входу запуска блока управления, командный выход 40 которого соединен с управляющим входом блока вычисления коэффициента деления, последовательно соединенные другим входом второго элемента И, 1 выход которого подключен к другому входу второго А -триггера, а выход делителя частоты соединен также с входом установки формирователя управляющих сигнаЪ делитепь частоты, первый Р5 -триггер и первый элемент И, а также первый и второй генераторы стабильного тока, выходы которых объединены и подключены к входу фильтра нижних частот (2 ).

Однако в известном цифровом синтезаторе быстродействие при смене выходной частоты определяется динамикой системы фазовой автоподстройки частоты и недостаточно велико.

Цель изобретения — повышение быстродействия при смене частот.

Поставленная цель достигается тем, что в цифровой синтезатор частоты, содержащий последовательно соединенные опорный генератор и цифровой частотно-фазовый детектор, последовательно соединенные фильтр нижних частот, управляемый генератор и первый делитель частоты с переменным коэффициентом деления, выход которого подключен к второму входу цифрового частотно-фазового детектора, последовательно соединенные датчик кода и блок вычисления коэффициента деления, информационный и сигнальный выходы которого подключены соответственно к установочному входу первого делителя частоты с переменным коэффициентом деления и к входу запуска блока управления, командный выход которого соединен с управпяющим входом блока вычисления коэффициента деления, последовательно соединенные делитель частоты, первый R5 -триггер и первый элемент И, а также первый и второй генераторы стабильного тока, выходы которых объединены и подключены к входу фильтра нижних частот, между стартовым выходом блока вычисления коэффициента деления и входом перво(о с »оратора стабильного тока

На чертеже приведена электрическая структурная схема цифрового синтезатора частоты. введены последонате Ih»o соединенныс второй дельп с ль частоты с переменным коэффициентом деления, формирователь управляющих сигналов и первый элемент ИЛИ, между выходом делителя частоты и входом обнуления первого д -итсл» частоты с переменным коэффициентом деления введены последоватсльно соединенные второй 1 5 -триг .

rep и второй элемент И, а также введены второй элемент ИЛИ и блок сравнения, первый и второй входы которого подключены соответственно к выходу датчика кода и к информационному выходу блока вычисления коэффициента деления, первый и второй выходы блока сравнения соединены соответственно с первым и вторым командными входами блока управления, первый и второй выходы установки знака перестройки которого подключены соответственно к первому и второму установочным входам формирователя управляющих сигналов, второй выход которого соединен с первым входом второго элемента ИЛИ, выход которого соединен с входом второго генератора стабильного тока, вторые выходы

30 первого и второго элементов ИЛИ подключены соответственно к первому и второму выходам цифрового частотнофазового детектора, вход обнуления которого соединен с выходом первого R5 -триггера, второй вход которого объединен с входами запуска блока управления и формирователя управ— ляющих сигналов и подключен к сигнальному выходу блока вычисления коэффициента деления, тактовый вход

40 которого объединен с входом делителя частоты и подсоединен к выходу второго делителя частоты с переменным коэффициентом деления, сигнальный вход которого подключен к выходу первого элемента И, у которого другой вход соединен с вторым выходом опорного генератора, первый выход которого также соединен с другим входом второго элемента И, выход которого подключен к другому входу второго RS -триггера, а выход делителя частоты соединен также с входом установки формирователя управляющих сигналов, 55

Устройс тпо с олс рж t T ynpa ll »» с мый генератор 1, первый лг н тсль 2 пасв тоты с переменным коэффициентом де ления (ДПКЛ), цифровой частотно— фазовый детектор (ЧФ7!) 3, опорный генератор 4, первый гс нератор 5 стабильного тока (ГСТ), второй генератор 6 стабильного тока (ГСТ), фильтр нижних частот (Ф!!И) 7, датчик

8 кода, делитель 9 частоты, первый

Р5 -триггер 10, блок 11 вычисления коэффициента деления, блок 12 управления, первый элемент И 13, первый и второй элементы ИЛИ 14 и 15, второй делитель 16 частоты с переменным коэффициентом деления (ДПКД), формирователь 17 управляющих сигналов (ФУС), второй элемент И 18, блок 19 сравнения и второй R5 -триггер 20.

Устройство работает следующим образом.

При смене выходной частоты синтезатора от значения ыо до ы и датчик 8 кода изменяет код частоты ы,„на код и, . При этом в блоке 19 сравнения производится сравнение этих кодов и в зависимости от того, больше или меньше код шк чем код и „, сигнал "Логическая 1 и появляется либо на первом, либо на втором выходах блока 19 сравнения.

При этом срабатывает блок управления и выдает команду на ввод значения новой частоты в блок 11 вычисления на начало вычислений по программе коэффициентов деления ДПКД 16.

Исходными данными для вычисления являются коэффициенты деления ДПКД

2 N „N „и параметры кольца автоподстройки. В качестве блока 11 вычисления может быть использована микро-ЭВИ Электроника НЦ-80", а в качестве блока сравнения — цифровая микросхема 564ИП2.

По окончании вычисления блок 11 вычисления устанавливает первый вычисленный коэффициент деления

ДПКД16 К, и подает сигнал на блок !

2 управления, по которому на выходах установки положительного или отрицательного направления перестройки блока 12 управления в зависимости от знака скачка выходной частоты появляется импульс, поступающий на первый или второй входы установки ФУС 17. Одновремепно с этим сигнал с блока 11 вычисления

1109914 поступает на вход установки первого Rb -три -гера 10 и на вход запуска ФУС 17. Первьпt R5 -триггер

10 срабатывает и на его выходе появляется сигнал "Логическая "1", который разр шает прохождение через первый элемент И 13 импульсов с второго выхода опорного генератора

4 и устанавливает ЧФД 3 в нулевое состояние, при котором управляющие сигналы на его выходах отсутствуют, так как кольцо автоподстройки разры вается. Кроме того, сигнал "Логическая "1" с одного из выходов

ФУС 17 в зависимости от знака скачка выходной частоты проходит через первый элемент ИЛИ 14 (если ж„, ) n) или через второй элемент ИЛИ 15 (если м с и „), включает соответствующий

ГСТ 5 или 6, под действием токов которых происходит увеличение или уменьшение выходного напряжения ,ФНЧ 7.

ГСТ 5 или 6 находится во включенном состоянии до тех пор, пока на выходе второго ДПКД 16 не появляется импульс, под действием которого блок 11 вычисления устанавливает следующий расчетный коэффициент второго ДПКД 16, а сигналы на выходах ФУС 17 изменяются на г противоположные, т . е. если включен первый ГСТ 5, а второй ГСТ 6 выключен, то теперь наоборот включен второй ГСТ 6, а первый ГСТ 5 выключен. С появлением очередных импульсов на выходе второго ДПКД 16 процесс установки следующих расчетных коэффициентов деления К и К

ДПКД 16 и смена уровней на выходах

ФУС 17 продолжается аналогичным образом. На входе ФНЧ 7 при этом цействует импульсный сигнал тока чередующейся полярности, что является необходимым условием для реализации оптимального по быстродействию изменения выходного напряжения ФНЧ 7 для достижения такого его значения, которое соответствует состоянию синхронизма с новым значением выходной частоты синтезатора. Моменты смены полярности сигнала управления однозначно связаны с величичой коэфрициентов деления К„, К,..., ДПКД

16 соотношением

40 где, — частота следования импуль1 сов на входе ДПЕД 16.

С помощью программного переключения коэффициентов деления ДПКД 16 моменты cMpHbl полярности сигнала управления находятся таким образом, что сигнал управления на выходе

ФНЧ 7 оптимален для р ализации максимальной по быстродействию перестройки выходного напряжения ФНЧ 7 к уровню, соответствующему величине управляющего напряжения управляемого генератора 1 в режиме нового состояния синхронизма с выходной частотой.

Окончание перестройки управляемого генератора 1 определяется моментом появления импульса с выхода делителя 9 частоты, коэффициент деления которого устанавливается равным порядку дифференциального уравнения, используемого ФНЧ 7. С. поЪ явлением импульса на выходе делителя 9 частоты на обоих выходах ФУС 17 поЯвлЯютсЯ сигналы "Логический "0", перестройка выходного напряжения

ФНЧ 7 оканчивается. Далее с информационного выхода блока 11 вычислений поступает сигнал на установку коэффициента деления первого ДПКД 2, равного N„. Кроме того, с появлением сигнала на выходе делителя 9 частоты на выходе первого R5 †триггера 10 устанавливается сигнал

"Логический "0", который запрещает прохождение через первый элемент И

13 импульсов с второго выхода опорного генератора 4 на вход второго

ДПКД 16 и снимает нулевое состояние с ЧФД 3, замыкая кольцо автоподстройки.

Одновременно с этим сигнал с выхода делителя 9 частоты устанавливает напряжение на выходе второго

R5-òðèããåðà 20 равным "Логической !

14

1, которое разрешает прохождение импульса с первого выхода опорного генератора 4 через второй элемент И

18 на вход обнуления первого ДПКД 2.

При появлении очередного импульса на первом входе опорного генератора 4 первый ДПКД 2 обнуляется и выдает импульс на вход ЧФД 3, а второй йб-триггер 20 изменяет уровень выходного напряжения на Логичесг>ëþà кии 0 и устанавливается в исходное состояние. С этого момента процесс установки новой частоты синте1109914

Составитель Ю. Ковалев

Редактор О. Юрковецкая Техред М.Кузьма Корректор О. Луговая

Заказ 6101/42 Тираж 862 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д . 4 /5

Филиал ППП "Патент", r. Ужгород, ул. Проектная,4 затора м„полностью закончен, так как выходная частота управляемого генератора 1 равна „, а фазовые соотношения между входными импульсами ЧФД 3 за счет обнуления первого ДПКД 2 соответствуют состоянию синхронизма кольца автоподстройки.

Время установки частоты t рав— но суммарной длительности управляющих воздействий причем за счет того, что управление в предложенном синтезаторе осуществля тся непрерывное, а не импульсное, как в известном устройстве быстродействие предложенного синтезатора будет значительно выше.