Двоичный накапливающий сумматор

Двоичный накапливающий сумматор

Иллюстрации

Показать все

Реферат

 

ДВОИЧНЫЙ НАКАПЛИВАЩИЙ СУММАТОР , содержащий в каждом разряде первый и второй триггеры, четыре элемента И, три элемента ИЛИ, причем каждая группа из К разрядов содержит узел группового переноса и элемент ИЛИ, в каждом разряде сумматора S-вход первого триггера соединен с выходом первого элемента И, первый вход которого соединен с входом данного разряда сумматора, а второй вход - с шиной управления приемом кода сумматора, единичный выход первого триггера соединен с первым входом второго элемента И и с первым входом первого элемента ИЛИ, второй вход второго элемента И соединен с шиной управления первым сложением по модулю два сумматора, а выход подключен к первому входу второго элемента ИЛИ, второй вход которого соединен с выходом третьего элемента И, нулевой выход второго триггера соединен с первым входом третьего элемента ИЛИ, второй вход которого соединен с входом переноса данного разряда сумматора и первым входом третьего элемента И, выходы первого и третьего элементов ИЛИ подключены к входам четвертого элемента И, выход которого соединен с входом переноса следующего разряда сумматора, второй вход третьего элемента И подключенк третьей шине управления вторым сложением по модулю два сумматора , выход узла группового переноса соединен с четвертым входом третьего элемента ИЛИ старшего разряда группы разрядов сумматора и к первому входу элемента ИЛИ следуицей группы разрядов сумматора,второй вход которого соединен с выходом четвертого элемента И старшего разряда предыдущей группы разрядов cyt taTopa, а выход соединен с входом переноса узла группового переноса, отличаю (Л щийся тем, что, с целью повышения его быстродействия, он содержит в каждом разряде третий триггер, пятый , шестой, седьмой и восьмой эле§ менты И, причем единичный выход второго триггера соединен d первым входом пятого элемента И, второй вход которого подключен к четвертой шиEND не управления пересылкой кода сумматора , а выход подключен к S-вхбду тре Эд :АЭ тьего триггера, нулевой выход второго триггера соединен с первым входом шестого элемента И, второй вход которого подключен к шине управления пересылкой кода сумматора, а выход соединен с R-входом третьего триггера, единичный выход третьего триггера соединен с первым входом седьмого элемента И и с вторым входом первого элемента ИЛИ, выход которого соединен с входом соответствующего разряда узла группового переноса, нулевой выход третьего триггера соединен с вторым входом восьмого элемента И, второй BXO/I кото

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19> Ш) зло G 06 F 7/50

1 .4

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (2 1) 3534958/ 18-24 (22) 07.01.83 (46) 07.09.84. Бюл.133 (72) Б.М.Власов, З.С.Кузин и Т.Б.Власова (53) 681.325.5(088.8) (56) 1. Авторское свидетельство СССР 531157, кл. С 06 F 7/50, 1976.

2. Авторское свидетельство СССР

1911517, кл. С 06 " 7/50, 1979 (прототип). (54) (57) ДВОИЧНЫЙ НАКАПЛИВАЮЩИЙ СУММАТ0Р, содержащий в каждом разряде первый и второй триггеры, четыре элемента И, три элемента ИЛИ, причем каждая группа из К разрядов содержит узел группового переноса и элемент ИЛИ, в каждом разряде сумматора S-вход первого триггера соединен с выходом первого элемента И, первый вход которого соединен с входом данного разряда сумматора, а второй вход — с шиной управления приемом кода сумматора, единичный выход перI вого триггера соединен с первым входом второго элемента И и с первым входом первого элемента ИЛИ, второй вход второго элемента И соединен с шиной управления первым сложением по модулю два сумматора, а выход подключен к первому входу второго элемента ИЛИ, второй вход которого соединен с выходом третьего элемента

И, нулевой выход второго триггера соединен с первым входом третьего элемента ИЛИ, второй вход которого соединен с входом переноса данного разряда сумматора и первым входом третьего элемента И, выходы первого и третьего элементов ИЛИ подключены к входам четвертого элемента И, выход которого соединен с входом переноса следующего разряда сумматора, второй вход третьего элемента И подключен к третьей шине управления вторым сложением по модулю два сумматора, выход узла группового переноса соединен с четвертым входом третьего элемента ИЛИ старшего разряда группы разрядов сумматора и к первому входу элемента ИЛИ следующей группы разрядов сумматора, второй вход которого соединен с выходом четвертого элемента И старшего разряда предыдущей группы разрядов сумматора, а выход соединен с входом переноса узла g группового переноса, о т л и ч а юшийся тем, что, с целью повышения его быстродействия, он содержит в каждом разряде третий триггер, пятый, шестой, седьмой и восьмой эле- ф менты И, причем единичный выход второго триггера соединен с первым входом пятого элемента И, второй вход которого подключен к четвертой шине управления пересылкой кода сумматора, а выход подключен к S-входу третьего триггера, нулевой выход второго триггера соединен с первым входом шестого элемента И, второй вход которого подключен к шине управления пересылкой кода сумматора, а выход соединен с R-входом третьего триггера, единичный выход третьего триггера соединен ф» с первым входом седьмого элемента И и с вторым входом первого элемента ИЛИ, выход которого соединен с входом соответствующего разряда узла группового переноса, нулевой выход третьего триггера соединен с вторым входом восьмого элемента И, второй вход кото. рого соединен с вторым входом седьмо"

ro элемента И и с выходом второго элемента ИЛИ, выходы седьмого и восьмого элементов И соединены соответственно с К.и $-входами второго триггера, а выход седьмого элемента И

i-ro разряда соединен с третьим вхо12363

I дом третьего элемента ИЛИ (i+1)-го разряда группы разрядов сумматора, четвертый вход третьего элемента ИЛИ младшего разряда группы разрядов сумматора соединен с выходом узла группового переноса предыдущей группы разрядов сумматора.

Изобретение относится к вычислительной технике и может быть использовано в процессорах ЭВМ. . Известен накапливающий сумматор, содержащий счетный триггер, триггер второго слагаемого, схему сквозного переноса на элементах ИЛИ-И, схему группового переноса, элементы И, ИЛИ и шины управления работой сумматора, причем в каждом двоичном .раз- IO ряде нулевой выход счетного триггера подключен к первому входу первого элемента ИЛИ, второй вход этого элемента связан с шиной переноса, поступающего из младшего разряда, вы- 15 ход этого же элемента ИЛИ подключен к первому входу первого элемента И, а второй его вход связан с нулевым выходом триггера приемного регистра этого же разряда (1J.

Недостатком известного сумматора является низкое быстродействие и ограниченные функциональные возможности, заключающиеся в невозможности многократного сложения кода второго 25 слагаемого.

Известен также двоичный накапливающий сумматор, содержащий в каждом разряде первый и второй триггеры, четыре элемента И, три элемента ИЛИ, gp кроме того каждая группа из К разрядов содержит узел группового переноса и элемент ИЛИ, в каждом разряде S-вход первого триггера соединен с выходом первого элемента И, первый З5 вход которого соединен с входом дан« ного разряда сумматора, а второй вход — с шиной управления приемом кода сумматора, единичный выход первого триггера соединен с первым вхо- 40 дом второго элемента И и с первым входом первого элемента ИЛИ, второй вход второго элемента И соединен с шиной управления первым сложением по модулю два сумматора, а выход подключен к первому входу второго элемента ИЛИ, второй вход которого соединен с выходом третьего элемента

И, нулевой выход второго триггера соединен с первым входом третьего элемента ИЛИ, второй вход которого соединен с входом переноса данного разряда сумматора, и первым входом третьего элемента И, выходы первого и третьего элементов ИЛИ подключены к входам четвертого элемента И, выход которого соединен с входом переноса следующего разряда и с первым входом третьего элемента И следующего разряда сумматора, второй вход третьего элемента И подключен к шине управления сумматора вторым сложением по модулю два,выход узла группового переноса соединен с третьим входом третьего элемента

ИЛИ старшего разряда группы разрядов сумматора и к первому входу элемента ИЛИ следующей группы разрядов сумматора, второй вход которого соединен с выходом четвертого элемента И старшего разряда предыдущей группы разрядов сумматора, а выход соединен с входом переноса узла группового переноса, второй триггер содержит счетный вход, подключенный к выходу второго элемента ИЛИ (2) .

Недостатком известного сумматора является невысокое быстродействие.

Цель изобретения — повышение быстродействия двоичного накапливающего сумматора.

Поставленная цель достигается тем, что двоичный накапливающий сумматор, содержащий в каждом разряде первый и второй триггеры, четыре

1112363 элемента И, три элемента ИЛИ, кроме того, каждая группа из К разрядов содержит узел группового переноса и элемент ИЛИ, в каждом разряде сумматора S-вход первого триггера

5 соединен с выходом первого элемента

И, первый вход которого соединен с входом данном разряда сумматора, второй вход — с шиной управления приемом кода сумматора, единичный выход 10 первого триггера соединен с первым входом второго элемента И и с первым входом первого элемента ИЛИ, второй вход второго элемента И соединен с шиной управления первым сложением 15 по модулю два сумматора, а выход подключен к первому входу второго, элемента ИЛИ, второй вход которого соединен с Выходом третьего элемента И, нуле вой зыход второго триггера соединен с 20 первым входом третьего элемента ИЛИ, второй вход которого соединен с входом переноса данного разряда сумматора и первым входом третьего элемента И, выходы первого и третьего эле- 25 ментов ИЛИ, подключены к входам четвертого элемента И, выход которого соединен с входом переноса следующего разряда сумматора второй вход третьего элемента И подключен к третьей шине управления вторым сложением по модулю два сумматора, выход узла группового переноса соединен с четвертым входом третьего элемента

ИЛИ старшего разряда группы разрядов сумматора и к первому входу элемента

ИЛИ следующей группы разрядов сумматора, второй вход которого соединен с выходом четвертого элемента И старшего разряда предыдущей группы раз- 40 рядов сумматора, а выход соединен с входом переноса узла группового переноса, он содержит в каждом разряде третий триггер, пятый, шестой, седьмой и восьмой элементы И, при- 45 чем единичный выход второго триггера соединен с первым входом пятого элемента И, второй вход которого подключен к четвертой шине управления пересылкой кода сумматора, а выход 50 подключен к S-входу третьего триггера, нулевой выход второго тр .rrepa

1соединен с первым входом шестого элемента И, второй вход которого подключен к шине управления пересыпкой 55 кода сумматора, а выход соединен с

R-входом третьего триггера, единичный выход третьего триггера соединен с первым входом седьмого элемента И и с вторым входом первого элемента ИЛИ, выход которого соединен с входом соответствующего разряда узла группового переноса, нулевой выход третьего триггера соединен с вторым входом восьмого элемента

И, второй вход которого соединен с вторым входом седьмого элемента

И и с выходом второго элемента ИЛИ, выходы седьмого и восьмого элементов И соединены соответственно с

R- u S-входами второго триггера, а выход седьмого элемента И i -ro разряда соединен с третьим входом третьего элемента ИЛИ (< + 1)-го разряда группы разрядов сумматора, четвертый вход третьего элемента

ИЛИ младшего разряда группы разрядов сумматора соединен с выходом узла группового переноса предыдущей группы разрядов сумматора.

На чертеже представлена функциональная схема двух разрядов двоичного накапливающего сумматора.

Сумматор содержит элементы ИЛИ

1-4, элементы И 5-12, триггеры 13-15 и узел 16 группового переноса, который в данном случае представляет собой элемент И с (К+ 1) входом, где

К вЂ” разрядность группы разрядов сумматора.

Каждый узел группового переноса сумматора содержит вход 17 переноса, а младший разряд групп- вход 18 переноса; Сумматор содержит также шину

19 управления пересылкой кода, шину

20 управления первым сложением по модулю два, шину 21 управления вторым сложением по модулю два, шину 22 уп- равления приемом кода, а также информационные входы 23.

Работает двоичный накапливающий сумматор следующим образом.

Предположим, что код первого слагаемого хранится в триггерах основной ступени (триггеры 13), а код второго слагаемого поступает в триггеры 15 по шинам 23.

По первому временному такту (t,1) выполняются элементарные операции (ЭО) приема кода второго слагаемого в приемный регистр (триггеры 15) и пересылки кода из основной ступени (триггеры 13) во вспомогательную ступень (триггеры 14). Для выполнения этих ЭО на шины 19 и 22 одновременна подаются исполнительные импульсы.

1112363, 10

По третьему временному такту (tq) выполняется ЭО второй пересылки кода из триггера 13 в триггер 14.

В течение выполнения этой ЭО про- 45

По второму временному такту (tg) выполняется ЭО первого сложения по модулю два кодов, хранящихся в основной и вспомогательной ступенях и в приемном регистре. Для выйопнения . этой ЭО на шину 20 подается исполнительный импульс. Если в 1 -м разряде триггера 15 хранится код единицы, то исполнительный импульс по цепи элементов И 10- ИЛИ 3 поступит на вторые входы элементов И 6 и 7.

В зависимости от кода, хранящегося в триггере 14, исполнительный импульс поступит на нулевой или единичный вход триггера 13. Если в триггере !

4 хранится код нуля, то исполнительный импульс поступит через элемент

И, 7 на единичный вход триггера 13 и.установит его в единичное состояние. Если в триггерах 13 и 14 до пос- 20 тупления второго исполнительного импульса хранился код единицы, то второй исполнительный импульс через элемент И 6 поступит на нулевой вход триггера 13 и установит его в нулевое

25 состояние, Кроме того, этот импульс с выхода элемента И 6 t -го разряда поступит на вход элемента ИЛИ (1 + 1) -ro разряда и будет распространяться в сторону старших разрядов, если во вспомогательной ступени или в триггере приемного регистра этого разряда будет храниться код единицы. Другими словами,еще до переключения основной ступени (тригге- 35 ров 13) из единичного состояния в нулевое сформируется поразрядный перенос в 1 -м разряде и начнет распространяться в сторону старших разрядов сумматора. 40 должает распространяться потенциал сквозного переноса.

По четвертому такту (t<) выполняется ЭО второго сложения по модулю два. Для выполнения этой операции на шину 21 подается исполнительный импульс, В тех разрядах, куда поступил потенциал сквозного переноса из младшего разряда (шина 18), исполнительный импульс по цепи элементов

И 11 — ИЛИ 3 поступит на вторые входы элементов И 6 и 7 и проинвертирует код триггера 13. Четвертый временный такт завершает выполнение операции сложения двух двоичных кодов.

По сравнению с устройством-прототипом предлагаемый сумматор.облаладает более высоким быстродействием.

Это достигается за счет более раннего начала формирования сигнала переноса по сравнению с формированием переноса в известном сумматоре. В известных сумматорах перенос начинает формироваться только после переключения счетного триггера сумматора. В предлагаемом устройстве перенос начинает формироваться до переключения триггера основной ступени,а так как нулевой вход триггера

< --го разряда соединен с входами схемы формирования переноса 6 +1)-ro разряда, то из суммарного времени формирования переноса вычитается время, равное 1 т„. +2 (t, — время переключения триггера, т.е. временная задержка сигнала элементами И и HJIH).

Повышение быстродействия составляет

5-15 .

Другим преимуществом предлагаемого сумматора является снижение временных требований к узлу группового переноса, и, следовательно, возможность его упрощения (уменьшения числа входов) при сохранении быстродействия.

1112363

Составитель А. Степанов

Редактор Е. Папп Техред С.Легеза Корректор О. Тигор

Заказ 6460/34 Тираж 698 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4