Устройство для извлечения квадратного корня

Устройство для извлечения квадратного корня

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ДЛЯ ИЗВЛЕ-ЧЕНШ КВАДРАТНОГО КОРНЯ, содержащее счетчик , реверсивный счетчик, схему сравнения , первый триггер, два элемента НЕ, элемент .ИЛИ-НЕ, выход которого соединен с суммирующим входом счетчика , разрядные выводы которого соединены соответственно с первой группой входов схемы сравнения, вторая группа входов которой соединена соответственно с разрядными выходами реверсивного счетчика, счетный вход которого соединен с первым входом элемента ИЛИ-НЕ, тактовым входом устройства и входом первого элемента НЕ, выход которого соединен с тактовым входом триггера, выход которого соединен с управляющим входом реверсивного счетчика, выход переполнения которого соединен с вторым входом элемента ИЛИ-НЕ и с входом второго элемента НЕ, выход которого соединен с первым входом триггера, второй вход которого соединен с выходом схемы сравнения, входы сброса счетчика, ре||р1 - Л .ХН , 13.,;:;;, JS SHHJJkiy ffcifi версивного счетчика и триггера соединены с входом начальной установки устройства, отличающееся тем, что, с целью повьшения точности, оно дополнительно содержит второй триггер, первый, второй и третий регистры , первый и второй сумматоры, делитель, первую и вторую группу элементов НЕ, элемент задержки, коммутатор , вход конца входной последовательности устройства соединен с тактовыми входами первого и второго регистров , тактовым входом второго триггера и через элемент задержки с тактовым входом третьего регистра, разрядные входы которого соединены I соответственно с разрядными выходами (Л второго сумматора, входы первого слагаемого которого соединены соответственно с выходами коммутатора, первая группа информационных входов которого соединена соответственно с выходами элементов НЕ второй группы,, входы которых соединены соответственно с выходами делителя и второй группой информационных входов коммутатора , разрядные входы первой группы ее ю ;о делителя соединены соответственно с выходами первого сумматора, входы первого слагаемого которого соединены соответственно с выходами элементов НЕ первой группы, входы которых соединены соответсгвенно с разрядными выходами первого регистра, входы которого соединены соответственно с выходами реверсивного счетчика, разрядные входы второго слагаемого первого сумматора соединены соответстгвенно с входаьо второго слагаемого второго сумматора, разрядными входами второй группы делителя и выходами

СОЮЗ СОВЕТСНИХ

ОМЮ Л ИЮ

РЕСПУБЛИН зиВ G 06 F 7/552

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОЬЮ СВИДЕТЕЛЬСТВУ

Ьй! .ЯВИЛА о

С:

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ1Ф (21) 3594807/ 18-24 (22) 20.05.83 (46) 15.09 ° 84. Бюл. В 34 (72) И.Ф.Клисторин, Ф.И.Жуганарь и А.В.Тютякин (71) Кишиневский политехнический институт им.С.Лазо (53) 681.325(088;8) (56) 1. Авторское свидетельство СССР

9 225557, кл. G 06 F 7/552, 1967.

2. Тсао П. Цифровая схема для извлечения квадратного корня.

"Электроника", т. 50, Р 21, 1977, с. 58-59 (прототип). (54) (57) УСТРОЙСТВО ДЛЯ ИЗВЛЕЧЕНИЯ

КВАДРАТНОГО КОРНЯ, содержащее счетчик, реверсивный счетчик, схему сравнения, первый триггер, два элемента НЕ, элемент .ИЛИ-НЕ, выход которого соединен с суммирующим входом счетчика, разрядные выходы которого соединены соответственно с первой группой входов схемы сравнения, вторая группа входов которой соединена соответственно с разрядными выходами реверсивного счетчика, счетный вход которого соединен с первым входом элемента ИЛИ-НЕ, тактовым входом устройства и входом первого элемента HE выход которого соединен с тактовым входом триггера, выход которого соединен с управляющим входом реверсивного счетчика, выход переполнения которого соединен с вторым входом элемента ИЛИ-НЕ и с входом второго элемента НЕ, выход которого соединен с первым входом триггера, второй вход которого соединен с выходом схемы сравнения, входы сброса счетчика, реSU„, 7gQA версивного счетчика и триггера соединены с входом начальной установки устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения точности, оно дополнительно содержит второй триггер, первый, второй и третий регистры, первый и второй сумматоры, делитель, первую и вторую группу элементов НЕ, элемент задержки, коммутатор, вход конца входной последовательности устройства соединен с тактовыми входами первого и второго регистров, тактовым входом второго триггера и через элемент задержки-с тактовым входом третьего регистра, разрядные входы которого соединены соответственно с разрядными выходами второго сумматора, входы первого слагаемого которого соединены соответственно с выходами коммутатора, первая группа информационных Входов ко- я торого соединена соответственно с выходами элементов НЕ второй группы,, входы которых соединены соответствен-:: но с выходами делителя и второй груп-; пой информационных входов коммутатора, разрядные входы первой группы делителя соединены соответственно с выходами первого сумматора, входы первого слагаемого которого соединены соответственно с выходами элементов НЕ первой группы, входы которых соединены соответственно с разрядными выходами первого регистра, входы которого соединены соответственно с выходами реверсивного счетчика, pasрядные входы второго слагаемого первого сумматора соединены соответственно с входами второго слагаемого второго сумматора, разрядными входаж второй группы делителя и выходами

11 второго регистра, разрядные входы которого соединены соответственно с разрядными выходами счетчика, управляющий вход коммутатора и вход переноса в младший разряд второго сумматора соединены с выходом второго триггера, информационный вход которого соединен с выходом первого триггера, вход переноса в младший разряд

13799 первого сумматора соединен с входом логической единицы устройства, младший разрядный вход второй группы делителя и четыре младших разрядных входа второго слагаемого второго сумматора соединены с входом логического нуля устройства, выход результат а устройства соединен соответственно с разрядными выходами третьего регистра, Изобретение относится к вычислительной технике и предназначено для извлечения квадратного корня из числа импульсов.

Известно устройство для извлечения 5 квадратного корня, содержащее счетчики, триггер, логические элементы, линию задержки (1).

Основной недостаток данного уст ройства — низкая точность извлечения квадратного корня.

Наиболее близким по технической . сущности к предлагаемому является устройство, содержащее счетчик., реверсивный счетчик, схему сравнения, 3 К -триггер, два инвертора, элементы KIH-НЕ, причем счетный вход счетчика соединен с выходом первого элемента ИЛИ-НЕ, первый вход которого соединен с выходом переноса реверсив- о ного счетчика, а второй — с тактовым входом устройства, счетный вход реверсивного счетчика соединен с тактовым входом устройства, информационные выходы счетчиков поразрядно сое- >5 динены с входами схемы сравнения, вы ход которой соединен с входом КЗК

-триггера, вход j 3К -триггера соединен с выходом первого инвертора, вход которого соединен с выходом пе- ЗО реноса реверсивного счетчика, тактовый вход 3К -триггера соединен с выходом второго инвертора, вход которого соединен с тактовым входом устройства,входы установки в нулевое состо-35 яние (R) 3 К -триггера, счетчиков соединены с входом установки устройства, выход 3К -триггера соединен с входом управления реверсивного счетчика $2).

Недостатком данного устройства явля 40., ется большая погрешность преобразования, Цель изобретения — повышение точности извлечения квадратного корня.

Поставленная цель достигается тем, что в устройство для извлечения квадратного корня, содержащее счетчик, реверсивный счетчик, схему сравнения, первый триггер, два элемента НЕ, элемент ИЛИ-НЕ, выход которого соединен с суммирующим входом счетчика, разрядные выходы которого соединены соответственно с первой группой входов схемы сравнения, вторая группа входов которой соединена соответственно с разрядными выходами реверсивного счетчика, счетный вход которого соединен с первым входом элемента ИЛИ-НЕ, тактовым входом устройства и входом первого элемента НЕ, выход которого соединен с тактовым входом триггера, выход которого соединен с управляющим входом реверсивного счетчика, выход переполнения которого соединен с вторым входом элемента ИЛИ-НЕ и с входом второго элемента НЕ, выход которого соединен с первым входом триггера, второй вход которого соединен с выходом схемы сравнения, входы сброса счетчика, реверсивного счетчика и триггера

I соединены с входом начальной установки устройства, дополнительно введены второй триггер, первый, второй и третий регистры, первый и второй сумматоры, делитель, первую и вторую группы элементов НЕ, элемент задержки, коммутатор, вход конца входной последовательности устройства соединен с тактовыми входами первого и второго регистров, тактовым входом второго триггера и через элемент задержки соединен с тактовым входом

lll3799 третьего регистра, разрядные входы которого соединены соответственно с разрядными выкодами второго сумматора, входы первого слагаемого которого соединены соответственно с выходами коммутатора, первая группа информационных входов которого соединена соответственно с выходами элементов НЕ второй группы, входы которых соединены соответственно с выходами делителя и второй группой информационных входов коммутатора, разрядные входы первой группы делителя соединены соответственно с разрядными выходами первого сумматора, входы первого слагаемого которого соединены соответственно с выходами элементов НЕ первой группы, входы которых соединены соответственно с разрядными выходами первого регистра, входы которого соединены соответственно с выходами реверсивного счетчика, разрядные входы второго слагаемого первого сумматора соединены соответственно с входами второго слагаемого второго сумматора, разрядными входами второй группы делителя и выходами второго регистра, разрядные входы которого соединены соответственно с разрядными вы- ЗО ходами счетчика, управляющий вход коммутатора и вход переноса в младший разряд второго сумматора соединены с выходом второго триггера, информационный вход которого соединен с выходом первого триггера, вход переноса в младший разряд первого сумматора соединен с входом логической единицы устройства, младший разрядный вход второй группы делителя и четыре младших разрядных входа второго слагаемо-4О го второго сумматора соединены с входом логического нуля устройства, выход результата устройства соединен

Ф соответственно с разрядными выходами третьего регистра. 45

На чертеже представлена блок-схема устройства для извлечения квадратного корня.

Устройство содержит счетчик 1, реверсивный счетчик 2, схему сравне- 5О ния 3, первый триггер 4, элемент ИЛИНЕ 5, элементы НЕ 6 и 7, регистры 8 и 9, второй триггер 10, группу элементов НЕ 11, сумматор 12, делитель

13, группу элементов НЕ 14, коммута- 55 тор 15, сумматор 16, элемент задержки 17, регистр 18, вход 19 конца входной последовательности.

Устройство для извлечения квадратного корня работает следующим образом.

В исходном состоянии прямой выход триггера 4, информационные выходы счетчика 1 и реверсивного счетчика

2 установлены в нулевое состояние импульсов по входу "Установка".

После поступления »а тактовый вход первого импульса (М 1) суммирующий счетчик 1 получает единичное приращение, а прямой выход триггера

4 устанавливается в единичное состояние, переключая реверсивный счетчик

2 в режим прямого счета. При этом реверсивный счетчик 2 получает единичное приращение, его выход переноса переходит в единичное состояние, устанавливая тем самым потенциаЛ логического нуля на первом входе триггера 4. Схема сравнения 3 в этот момент фиксирует равенство содержимых реверсивного счетчика 2 и счетчика 1. Выходным сигналом схемы сравнения 3 устанавливается потенциал логической единицы на втором входе триггера 4.

С приходом на тактовый вход следующего импульса (И=2) элемент ИЛИ-НЕ 5 запрещает прохождение этого импульса на счетный вход счетчика 1, при этом прямой выход триггера 4 переключается в нулевое состояние, устанавливая счетчик 2 в режим обратного счета.

Реверсивный счетчик 2 возвращается в нулевое состояние. С приходом на тактовый вход третьего импульса (8 =3) счетчик 1 получает единичное приращение (его содержимое становится равным 2), а содержимое реверсивного счетчика 2 становится равным 1. При поступлении на тактовый вход устройства четвертого импульса (1=4) содержимое реверсивного счетчика 2 возрастает до 2, и схема сравнения 3 фиксирует равенство содержимых счетчика 1 и реверсивного счетчика 2, поскольку состояние счетчика 1 не изменяется. В этом случае возобновляется полный цикл, как показано в табл.1 (в ней N — число импульсов, поступающих на тактовый вход устройства, — содержимое реверсивного счетчика

2, Ь вЂ” содержимое счетчика 1).

Таким образом, после установки в нулевое состояние реверсивный счетчик

2 работает один цикл в режиме прямого счета (до момента равенства содержимых счетчика 1 и реверсивного счетчи1113799

5 ка 2), а после этого — один цикл в режиме обратного счета. В результате число импульсов, поступивших на счетный вход счетчика 1, равно значению /Г, округленному до значения бли- 5 жайшего целого числа.

По окончании входной последова- . тельности импульсов происходит обра" ботка содержимого суммирующего счетчика 1 и реверсивного счетчика 2 в 10 соответствии со следующей приближенной формулой (полученной путем преобразования по Тейлору):

1Р х« — (>) Ь 15 где, как видно из табл.2, 6=в

+ /В-А/ при Й =0, (2)

/В-А/ при Q=1 (3) 20 (в табл.2 A — содержимое реверсивного счетчика 2, 1э — содержимое счетчика

1, Q - состояние прямого выхода триггера 4) .

Обработка происходит следующим образом.

По окончании последовательности импульсов, поступающей на тактовый вход -устройства, импульс "Конец последовательности", поступающий на вход 19, разрешает параллельную запись содержимых реверсивного счетчика 2 и счетчика 1 соответственно в первый регистр 8 и второй регистр "

9, а также запись состояния прямого

35 выхода триггера 4 в триггер 10. Содержимое регистра 9, проинвертиро. ванное группой элементов НЕ 11, посредством сумматора 12 складывается

40 с содержимым регистра 8 и с единицей, которая постоянно присутствует на входе переноса младшего разряда сум.матора 12. Это равносильно вычитанию содержимого регистра 9 из содержимо-.45

ro регистра 8, т.е. вычислению модуля числа х. Делитель 13 двух двоичных чисел осуществляет вычисление частного у . При этом в качестве числа 2b используется двоичное чис50 ло разрядностью:и+1 (где tl — разрядность числа Ь, хранимого в регистре

8), которое сдвинуто на один разряд в сторону старших разрядов.

На выходе коммутатора 15, в зависимости от состояния прямого выхода триггера 10 в который записано значение 9 получается прямой (при О =

=О) или инверсный (при ц =1) код чис1х1 11Ц ла — (инверсный код числа у получается в помощью второй группы элементов HE 14). Код, полученный на выходе коммутатора 15, на сумматоре 16 складывается с прямым кодом числа Ь, хра-. нимым в регистре 8, и с единицей (при

Q =1) или нулем (при О =О), поступающими с прямого выхода триггера 10 на вход переноса младшего разряда сумматора 16. На выходе сумматора 16 при этом получается число 5 " — - (при vl

0 =О) или В = (при Q =1), т. е. зна х1 чение /, вычисленное по формуле (1) . Это число по импульсу "Конец последовательности", поступающему на вход 19 и задержанному линией задержки 17 на время, равное максимальной длительности цикла обработки содержимых суммирующего счетчика 1 и реверсивного счетчика 2, записывается в регистр 18.

В табл.3 приводятся значения максимальных относительных погрешностей вычисления значения Л для протоI типа (дюж ) и предлагаемого (+>>) .

Количество двоичных разрядов в дробной части числа, равного % зависит от степени приближения формулы (1) к истинному результату.

Таким образом, введение в известное устройство новых элементов: трех регистров, двух сумматоров, делителя, двух групп элементов НЕ, коммутатора, триггера, линии задержки — позволяет существенно повысить точность извлечения кв@ ратного корня, при этом быстродействие схем, обрабатывающих результаты функционирования ядра устройства,.не накладывает существенных ограничений на рабочую частоту ядра устройства, так как обработка нроизводится по окончании входной последовательности импульсов. Время обработки при этом зависит от применяемой элементной базы и от точности вычислений:. при больших !4 она пренебрежимо мала по сравнению с временем работы яцра устройства.

1113799

Таблица !

14 15

8 9 7

1fс

13

2 3

2 1 0 1 2 3 2 1 0 1 2 3 4 3

1 0 1

A 0

В 0 1 1 2 2 2 2 3 3 3 3 3 3 4 4 4 4 4

Таблица 2

N=b +x 0

1 2 3 4

7 8

12 13

15 16

0 1 0 1 2 1 0 1 2 3 2 1 0 1 2 3 4

0 1 1 2 2 2 2 3 3 3 3 3 3 4 4 4 4

Ю

»3 3 4 4

0 1:1 2 2 2 2 3 3 3 3

Р 0 +1 -1 0 +1 +2 -2 -1 0 +1

+2 +3 -3 -2 -1 0

0 0 ! 0 0 ! 0 0 0

Таблица 3

1 I

10

100 . 200

1,04 0,42 0,12 0,03 0,005 0,0015 0,0004

2,0

4 „, Х 29,3 !.

18,4 13,4 8,71 4,65 2,41 0,985 0,496 0,249

1I

1

1113799

Составитель А.Казанский

Редактор М.Циткина Техред А.Бабинец, Корректор М. шароши,Заказ 6620/40 Тираж 698 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП "Патент", г.ужгород, ул.Проектная, 4