Генератор случайного процесса

Генератор случайного процесса

Иллюстрации

Показать все

Реферат

 

ГЕНЕРАТОР СЛУЧАЙНОГО ПРОЦЕССА , содержащий генератор импульсов, первый и второй делители частоты, первый сумматор, первый блок памяти, второй сумматор, вход аргумента которого ; соединен с выходом первого блока памяти , первый регистр памяти, информационньш вход которого соединен с выходом второго сумматора, а выход первого регистра памяти является выходом генератора , триггер, вход синхронизации которого объединен с входрм обнуления второго сумматора, с входом синхронизации записи первого регистра памяти, со счетным входом второго делителя частоты и соединен с выходом первого делителя частоты, первый и второй счетчики, второй блок памяти, адресный вход которого соединен с выходом кода состояния первого счетчика, а выход второго блока памяти соединен с первым входом первого сумматора, датчик случайных чисел, выход которого соединен с информационным входом второго блока памяти, блок управления, отличающийся тем, что, с целью повышения точности, он содержит второй и третий регистры памяти, третий и четвертый сумматоры и схему сравнения, причем выход второго регистра памяти соединен с входом аргумента третьего сумматора, вход синхронизации суммирования которого соединен с выходом первого делителя частоты, а выход третьего сумматора соединен с вторым входом первого сумматора , выход старшего разряда первого сумматора соединен с входами управления второго и четвертого сумматоров , а вьпсоды остальных разрядов первого сумматора соединены с входом аргумента четвертого сумматора, выход (Л которого соединен с адресным входом первого блока памяти, выход третьего регистра памяти соединен с входами задания коэффициентов пересчета первого и второго счетчиков, выход JBTO- рого делителя частоты соединен с информационным входом триггера и со счетным входом второго счетчика, выход кода состояния которого соединен с первым входом схемы сравнения, втосо рой вход которой соединен с выходом 00 кода состояния первого счетчика, вход стробирования схемы сравнения соединен с выходом триггера, а выход схемы сравнения соединен с входом управления записью второго блока памяти, выход блока управления соединен с входом синхронизации второго сумматора и со счетным входом первого счетчика, а блок управления содержит триггер, регистр сдвига и элемент И, выход которого соединен с входом синхронизации суммирования второго сумматора и со счетным входом первого счетчика.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

09) (11) З(51) С 06 F 7 58

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬГГИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ (21) 3606418/18-24 (22) 16.06.83 (46) 15.09.84. Бюл. № 34 (72) Г.П.Лопато, А.Г.Якубенко, В.Г.Беляев, Л.И.Еловских, С.Ф.Костюк и А.И.Кузьмич (71) Минский радиотехнический институт (53) 681.325(088.8) (56) 1. Авторское свидетельство СССР

¹ 667983, кл. G 06 F 7/58.

2. Авторское свидетельство СССР № 767745, кл. G 06 F 7/58.

3. Авторское свидетельство СССР по заявке ¹ 3433038/18-24, 28.04.82 (прототип)..(54)(57) ГЕНЕРАТОР СЛУЧАЙНОГО ПРОЦЕССА, содержащий генератор импульсов, первый и второй делители частоты, первый сумматор, первый блок памяти, второй сумматор, вход аргумента которого .:соединен с выходом первого блока памяти, первый регистр памяти, информационный вход которого соединен с выходом второго сумматора, а выход первого регистра памяти является выходом генератора, триггер, вход синхронизации которого объединен с входом обнуления второго сумматора, с входом синхронизации записи первого регистра памяти, со счетным входом второго делителя частоты и соединен с выходом первого делителя частоты, первый и второй счетчики, второй блок памяти, адресный вход которого соединен с выходом кода состояния первого счетчика, а выход второго блока памяти соединен с первым входом первого сумматора, датчик случайных чисел, выход которого соединен с информационным входом второго блока памяти, блок управления, о т— л и ч а ю шийся тем, что, с целью повышения точности, он содержит второй и третий регистры памяти, третий и четвертый суьакаторы и схему сравнения, причем выход второго регистра памяти соединен с входом аргумента третьего сумматора, вход синхронизации суммирования которого соединен с выходом первого делителя частоты, а выход третьего сумматора соединен с вторым входом первого сумматора, выход старшего разряда первого сумматора соединен с входами управления второго и четвертого сумматоров, а выходы остальных разрядов первого сумматора соединены с входом аргумента четвертого сумматора, выход которого соединен с адресным входом первого блока памяти, выход третьего регистра памяти соединен с входами задания коэффициентов пересчета первого и второго счетчиков. выход .второго делителя частоты соединен с информационным входом триггера и со счетным входом второго счетчика, выход кода состояния которого соединен с первым входом схемы сравнения, второй вход которой соединен с выходом. кода состояния первого счетчика, вход стробирования схемы сравнения соединен с выходом триггера, а выход схемы сравнения соединен с входом управления записью второго блока памяти, выход блока управления соединен с вхо дом синхронизации второго сумматора и со.счетным входом первого счетчика, а блок управления содержит триггер, регистр сдвига и элемент И, выход которого соединен с входом синхронизации суммирования второго сумматора и со счетным входом первого счетчика, 1113800 единичным выходом триггера блока управления, нулевой вход которого соединен с выходом переполнения первого счетчика, выход первого делителя частоты соединен с единичным входом триггера блока управления и с установочным вхо . дом регистра сдвига, 1

Изобретение относится к вычислительной технике и может быть использовано при построении имитационномоделирующей аппаратуры для решения задач исследования и оптимизации структурно сложных систем при создании автоматизированных систем испытания на вибрационные, акустические, электрические и другие воздействия.

Известно устройство, содержащее 1р блок формирования случайных временных интервалов, блок источников равномерно распределенных случайных величин, блок источников гармонических сигналов и блок суммирования (1).

S5

Недостатком данного устройства является сложность технической реализации за счет множества источников случайных величин и гармонических сигналов, а при малых аппаратурных затратах — низкая точность. Так, например, если данное устройство ис-, пользовать .для формирования случайного процесса при испытаниях изделий на вибрацию на электродинамическом д5 стенде, для обеспечения достаточной точности коррекции амплитудно-частотной характеристики вибростенда количество источников случайных величин и:гармонических сигналов должно быть порядка 400-800.

Известно устройство, содержащее генератор импульсов, делитель частоты, датчик случайных чисел и блок памяти С2).

Недостатки устройства - низкая точность и ограниченные функциональные возможности: устройство не позволяет формировать гауссовые узкополосные процессы.

Ю

Наиболее близким к изобретению по технической сущности является геневыход генератора импульсов соединен со счетным входом первого делителя частоты, с входом "Опрос" датчика случайных чисел, с входом синхронизации регистра сдвига и с первым входом элемента И, второй вход которого соединен с выходом регистра сдвига, вход "Запись" которого соединен с

2 ратор случайного процесса, содержащий последовательно соединенные генератор импульсов, первый делитель частоты, первый счетчик, первый сумматор, первый блок памяти, второй сумматор и регистр, выход которого является выходом устройства, второй делитель частоты и триггер, входы которых объединены с входами регистра и второго сумматора и соединены с выходом первого делителя частоты, второй счетчик, первый вход которого объединен с третьим входом второго сумматора и соединен с выходом триггера, второй блок памяти, первый вход которого соединен с первым выходом второго счетчика, а выход — с вторым входом первого сумматора,. датчик случайных чисел, выход которого соединен с вторым входом блока памяти, блок управления, первый вход которого объединен с входом датчика случайных чисел, с вторьм входом второго счетчика, с четвертым входом второго сумматора и соединен с выходом генератора импульсов, второй вход объединен с вторым входом триггера и соединен с вторым выходом второго счетчика, третий вход соединен с выходом второго делителя частоты, а выход — с третьим входом блока памяти C3).

Устройство формирует случайный процесс, состоящий из "склеенных" отрезков реализаций, представляющий собой сумму отрезков (наслоений) одной периодической функции (базовой функции процесса) со случайными начальными фазами. Для простоты расчета настройки на формирование случайного процесса с требуемой функцией спектральной плотности (СПИ) в базисе

Фурье в качестве базовой функции про3 1113 цесса используется полигармоническая функция с частотами входящих в нее гармонических функций, кратными частоте первой (самой низкочастотной) гармонической функции. При этом функция CIIM формируемого процесса аппроксимируется композицией компонентных ( функций (&>n х/х), сдвинутых по оси частот с равномерным шагом, с весами, пропорциональными амплитудам со- 10 ответствующих им гармонических функций. Управление количеством наслоений позволяет управлять параметрами закона распределения мгновенных значений амплитуд формируемого процесса.

Если запретить запись во второй блок памяти случайных чисел фаз наслоений, устройство позволяет формировать регулярные процессы с произвольной требуемой формой сигнала на периоде. 20

Недостатками устройства являются низкая точность воспроизведения требуемых функций СПИ, так как количество аппроксимирующих функций не может быть больше l4/2, где Й вЂ” количество ячеек первого блока памяти, а также низкая точность задания частот формируемых гармонических процессов и центральных частот узкополосных процессов. При формировании гармонического процесса или случайного узкополосного, когда в функцию СПИ входит одна аппроксимирующая функция, в первый блок памяти записывается период синуса. При этом длительность периода повторения формируемого на выходе устройства гармонического процесса равна Й 6Т абсолютная погрешность задания периода равна < К Т /2, где

М вЂ” количество ячеек первого блока

40 памяти; Т - длительность интервала дискретизации формируемого процесса; Т „ — длительность периода следования импульсов тактового генератора.

В результате для высокочастотных про-45 цессов, когда длительность периода гармонического сигнала имеет величину одного порядка с Й Т, относительная погрешность задания требуе.мого произвольного периода повторения достигает больших значений (до

100 ) .

Недостатком известного устройства является также то, что случайные приращения процесса происходят один раз 55 в течение цикла формирования и следурт через равные промежутки времени.

Формируемый процесс обладает малой

800 4 энтропией, отличается простотой временной конструкции, что особенно существенно при формировании узкополосных процессов (процесс состоит из отрезков гармонической функции одной частоты со случайными начальными фазами и амплитудами). Все это сужает область применения устройства и достоверность решения задач с использованием данного устройства.

Цель изобретения — повышение точности формирования процессов.

Поставленная цель достигается тем,, что устройство, содержащее генератор импульсов, первый и второй делители частоты, первый сумматор, первый блок памяти, второй сумматор, вход аргумента которого соединен с выходом первого блока памяти, первый регистр памяти, информационный вход которого соединен с выходом второго сумматора, а выход первого регистра памяти является выходом устройства, триг-. гер, вход синхронизации которого объединен с входом обнуления второго сумматора, с входом синхронизации записи первого регистра памяти, со счетным входом второго делителя частоты и соединен с выходом первого делителя частоты, первый и второй счетчики, второй блок памяти, адресный вход которого соединен с выходом кода состоя" ния первого счетчика, а выход второго блока памяти соединен с первым входом сумматора, датчик случайных чисел, выход которого соединен с информационным входом второго блока памяти, блок управления, дополнительно содержит два регистра памяти, два сумматора и схему сравнения, причем выход второго регистра памяти соединен с входом аргумента третьего сумматора, вход синхронизации суммирования которого соединен с выходом первого делителя частоты, а выход третьего сумматора соединен с вторым входом первого сумма" тора, выход старшего разряда первого сумматора соединен с входами управления второго и четвертого сумматоров, а выходы остальных разрядов первого сумматора соединены с входом аргумента четвертого сумматора, выход которо"

ro соединен с адресным входом первого блока памяти, выход третьего регистра памяти соединен с входом задания коэффициентов пересчета первого-и второго счетчиков, выход второго делителя частоты соединен с информаци»

1113800 оннйм входом триггера и со счетным входом второго счетчика, выход кода состояния которого соединен с первым .входом схемы сравнения, второй вход которой соединен с. выходом кода сос- 5 тояния первого счетчика, вход стробирования схемы сравнения соединен с выходом триггера, а выход — с входом управления записью второго блока памяти, выход блока управления соединен 10 с входом синхронизации второго сумматора и со счетным входом первого счетчика, а блок управления содержит триггер, регистр сдвига и элемент И, выход которого соединен с входом син- !5 хронизации суммирования второго сумматора и со счетным входом первого ,счетчика, выход генератора импульсов соединен со счетным входом первого делителя частоты, с входом "Опрос" 20 датчика случайных чисел, с входом синхронизации регистрасдвига и с первым входом элемента И, второй вход которого соединен с выходом регистра сдвига, вход "Запись" кото- 25 рого соединен с единичным выходом триггера блока управления, нулевой вход которого соединен с выходом переполнения первого счетчика, выход первого делителя .частоты соединен с gg единичным входом триггера блока управления и с установочным входом регистра сдвига.

На фиг.1 приведена блок-схема генератора1 на фиг.2 — схема блока управления; на фиг.3 и 4 — графики работы генератора.

Генератор содержит генератор 1 импульсов, делитель 2 частоты, сумма-40 торы 3-5, блок 6 памяти, сумматор 7, регистры 8-10 памяти, счетчики 11 и

12, схему 13 сравнения, блок 14 памяти, делитель 15 частоты, триггер 16, датчик 17 случайных BHcBJI блок 18 45 управления, состоящий из триггера 19, элемента 20 И и регистра 21 сдвига.

Формируемый устройством случайный процесс представляет собой сумму (композицию) элементарных процессов (назовем их наслоениями), каждый из которых представляет собой последовательность "склеенных" отрезков одной периодической функции (назовем ее базовой функцией процесса) со случайны-, 55 ми начальными фазами, изменяющимися ,последовательно от наслоения в несовпадающие моменты времени.

Базовая функция процесса задается ,Й дискретными отсчетами, записываемыми в блок памяти 6. Формирование процесса можно представить как последовательность непрерывно следующих циклов, на каждом из которых за тактов вычисляется один отсчет формируемого процесса путем суммирования с помощью накапливающего сумматора 7 " отсчетов базовой функции, где 0 количество наслоений,, пределяемое записанным в регистр 10 кодом коэффициента пересчета счетчиков ti и 12.

Адреса считываемых на -ых тактах из блока памяти 6 отсчетов базовой функции формируются путем прибавления к состоянию сумматора 3 кодов случайных фаз наслоений, считываемых из 1-ых ячеек блока памяти 14, по адресам, формируемым счетчиком 11, причем суммирование осуществляется по модулю

2М. Состояние сумматора 3 увеличивается от цикла к циклу на величину р, код которой хранится в регистре 9, суммирование осуществляется по модулю

2É, при этом на выходе сумматора 3. формируется циклически линейная последовательность кодов. Коды случайных фаз формируются датчиком случайных чисел 17, смена фазы отрезка базовой функции -го наслоения осуществляется на i --ом такте вычисления некоторого отсчета формируемого процесса записью в 1-ю ячейку блока памяти 14 нового случайного числа в момент равенства кодов состояний счетчиков 11 и 12 при единичном состоянии триггера 16.

Особенностью устройства является использование базовых функций с центральной симметрией, а именно полигармонических функций с частотами гармонических функций, кратными частоте первой (самой низкочастотной) с отношением начальных фаз, равным нулю или Х . При этом в блок памяти

6 записывается половина периода отсчетов базовой функции. Формирование отсчетов второй половины осуществляется чтением отсчетов первой половины с изменением знаков на противоположные по адресам, равным дополнительным кодам номеров отсчетов второй половины.

Устройство с блоком управления по фиг.1 работает следующим образом. очередной цикл формирования процесса начинается после выработки на выходе делителя частоты 2 импульса, по дующего наслоения, по вычисляемому с помощью сумматоров 4 и 5 новому адресу считывается отсчет отрезка реализации базовой фуйкции следующего наслоения, который в зависимости от значения старшего разряда сумматора 4 с приходом очередного тактового импульса прибавляется к содержимому накапливающего сумматора 7 или вычитается. По каждому импульсу с выхода блока управления 18 состояние счетчика 11 увеличивается, в сумматоре 7 накапливается значение отсчета выходного процесса. Последовательность описанных тактов вычисления соХраняется до тех пор, пока на выходе счетчика 11 не выработается им- пульс. переполнения (при переходе счетчика через максимальное состояние), по которому триггер 19 блока управления 18 устанавливается в ну-. левое состояние, запрещающее прохождение импульсов через элемент И 20.

Счетчик устанавливается в начальное (нулевое) состояние, в котором находится до начала следующего цикла.

Последовательность описанных циклов повторяется, на каждом цикле состояние накапливающего сумматора 3 увеличивается на р, на выходе накапливающего сумматора 3 формируется циклически последовательность линейно изменяющихся в диапазоне от 0 до

2N кодов. Суммирование по модулю 214 циклической линейно изменяющейся в диапазоне 0-2 Й последовательности кодов с постоянным числом обеспечивает сдвиг последовательности. Поэтому на одноименных -х тактах последовательно выполняемых циклов вычисления процесса на выходе сумматора 4 формируется циклически линейно иэме1 няющИеся последовательности номеров отсчетов базовой функции, каждая иэ которых имеет сдвиг, определяемый кодом, считываемым -м такте иэ. блока памяти 14. По этим последова- . тельностям в режиме разделения времени формируются сдвинутые периодические отрезки базовой функции наслое-. ний; соотношения фаз которых определяются кодами записанных в блок памяги 14 случайных чисел. Не выходе сумматора 7 получается композиция этих отрезков базовых функций.

Смена фаэ наслоений происходит во время вычисления отсчетов формируемого процесса на циклах, следующих пос7 » 138ОО которому в регистр 8 записывается с выхода сумматора 7. вычисленный на предыдущем цикле отсчет формируемого процесса, накапливающий сумматор 7 обнуляется, к содержимому накапливающего сумматора 3 прибавляется код р с выхода регистра 9, триггер 19 блока управления 18 устанавливается в единичное состояние, разрешающее прохождение через элемент И 20 тактовых им- 10 пульсов генератора 1 и выработку на выходе блока управления 18 импульсов синхронизации цикла вычислений. Предположим, что емкость блока памяти 6 ,е равна, ч =2, где 3 — целое число. 1

Тогда период базовой функции процесса состоит из 2 Й отсчетов, разрядность сумматоров 3 и 4 равна 3+1, а разрядность сумматора 5 — 5.

На нулевом такте вычисления из ну- 0 левой ячейки блока памяти 14 считывается код, задающий случайную фазу отрезка базовой функции нулевого наслоения, и суммируется с кодом состояния сумматора 3. Если в старшем разряде получаемого на выходе сумматора 4 кода номера отсчета базовой функции нуль, указывающий на принадлежностн отсчета к первой половине базовой функции, остальные ь разрядов номера

30 отсчета проходят без изменения через сумматор 5 на вход адреса блока памяти 6, из блока памяти 6 считывается код отсчета базовой функции, поступающий на вход накапливающего сумматора 7, нуль с выхода старшего разряда сумматора 4 задает режим суммирования накапливающего сумматора 7. Если

° в старшем разряде полученного на выходе сумматора 4 кода номера отсчета .

,базовой функции единица, указываю- 40 щая на принадлежность отсчета ко второй половине базовой функции, сумматором 5 вычисляется дополнительный код номера, накапливающий сумматор

7 включается в режим вычитания, что 4> эквивалентно. изменению знака считыва. емого из блока памяти 6 отсчета на противоположный. По поступающему очередному импульсу с выхода блока управления 18 к содержимому накапливаю- 50 щего сумматора 7 прибавляется или вычитается, в зависимости от сформированного номера, код отсчета базовой функции, состояние счетчика 11 увеличивается на единицу. По адресу, опре- Я деляемому новым состоянием счетчика

11,,считывается кад, задающий случайную фазу отрезка базовой функции сле1113

9 ле выработки на выходе делителя час. тоты 15 сигнала, по которому триггер

16 устанавливается в единичное состо" якие, разрешающее работу схемы сравнения. 5

При равенстве на некотором -м такте данных циклов состояний счетчиков 11 и 12 на выходе схемы сравнения

13 вырабатывается сигнал, по которому в -ю ячейку блока памяти 14 записы- 10 вается новый код случайной. фазы с выхода датчика случайных чисел 17. Если коэффициент пересчета делителя частоты 15 задан больше единицы, следукнцим иыпульсфм с выхода делителя частоты !5 2, включающим устройство на новый цикл вычислений, триггер 16 устанавли- вается в нулевое состояние, запрещающее работу схемы сравнения 13 до поступления следующего импульса с выхо- 20 да делителя частоты 15.

Состояние счетчика 12 увеличивается на.единицу при выработке сигнала на выходе делителя частоты 15, состоя ния счетчика 11 изменяются на каждом 25 цикле от нуля до максимального. При этом, если коэффициент пересчета и разрядности счетчиков 11 и 12 и схемы сравнения 13 равны, смена фаз отрезков базовой функции наслоений проис- gp ходит последовательно от наслоения к наслоению в соответствии с последовательно циклически изменяющимися состояниями счетчика 12. Количество циклов между сменами фаз определяется коэффициентом пересчета делителя частоты 15. Количество отсчетов отрезков базовой функции наслоений, определяемое циклом полной смены кодов в блоке памяти 14, равно и = re где г коэффициент пересчета счетчика 1.2; ) — коэффициент пересчета делителя частоты IS °

Для увеличения быстродействия пред" ложенного генератора случайных процес45 сов можно организовать конвейерный способ вычислений, для которого рекомендуется использование блока управления по фиг.2. При организации описанного способа вычислений длительность такта вычисления равна сумме шести составляющих: .переходных процессов ,изменения состояния счетчика 11, считывания информации из блока памяти

14, вычисления сумматора 4, образования дополнительного кода сумматором 5, считывания из блока памяти 6, суммирования сумматора 7.

800 10

При конвейерном способе вычисления вводятся дополнительно несколько буферных регистров, и указанные операции по формированию отсчета отрезка базовой функции одного наслоения можно выполнять за несколько тактов меньшей длительности, одновременно выполняя различные операции по формированию отсчетов отрезков базовой функции нескольких наслоений.

Например, если в состав блока памяти 14 ввести регистр выходной информации, а в состав блока памяти

6 — регистр выходной информации и регистр адреса, запись информации в которые синхронизировать импульсами с выхода блока управления 18, формирование отсчета отрезка базовой функции одного наслоения будет выполняться за четыре такта, причем на одном такте работы устройства выполняются различные операции по формированию отсчетов отрезков базовой функции четырех наслоений. На -м такте цикла вычисления будут выполняться следующие операции: переход счетчика 11 в 1-е состояние и считывание из блока памяти 14 случайной фазы отрезка базовой функции 1-го наслоения, вычисление сумматорами 4 и 5 номера отсчета отрезка базовой функции 1 - I-ro наслоения," считывание из блока памяти 6 кода отсчета отрезка базовой функции,! -2-ro наслоения, прибавлеяие к содержимому сумматора 7 кода отсчета отрезка базовой функции -3ro наслоения. При этом сигнал управ-, ления операцией сумматора 7 необходимо также передавать по конвейеру с задержкой на два такта, например по дополнительно введенным разрядам буферных регистров адреса и информации блока памяти 6. Поскольку в рассматриваемом примере конвейер состоит из четырех операций, после выработки импульса переполнения счетчика 11 завершения вычисления отсчета формируемого процесса необходимо выполнить еще три такта. Поэтому второй вход элемента И 2Q блока управления соединяется с третьим разрядом регистра сдвига 21. В начале цикла триггер 19 и регистр 21 устанавливаются сигналом, поступающим с выхода делителя частоты 2, в единичное состояние. По импульсу переполнения с выхода счетчика 11 триггер 19 устанавливается в нулевое состояние, поступающий с его

11 111З выхода логический нуль на вход 2 последовательной записи регистра 21 за три такта сдвигается до третьего разряда регистра 21, после чего прохождение импульсов синхронизации через элемент И 20 запрещается до начала следующего цикла. При выполнении последних тактов вычисления текущего отсчета процесса одновременно по конвейеру выполняются операции по форми- 10 рованию отсчетов отрезков базовых функций первых наслоений следующего отсчета, поэтому применение конвейера вычислений не приводит к увеличению количества тактов цикла, длитель- 15 ность же такта сокращается. Если количество наслоений меньше количества операций конвейера, на каждом цикле вычисления одновременно выполняются операции по формированию нескольких отсчетов процесса.

Предложенное устройство можно эффективно использовать для формирования регулярных процессов, для чего необходимо запретить запись случайных 5 кодов в блок памяти 14 и задать коэффициент пересчета счетчика 11 равным единице. Если при этом отключить цепь управления сумматорами 5 и 7 от выхода старшего разряда сумматора 4 и подать на нее постоянный логический уровень, устройство позволяет формировать регулярные процессы с произвольной формой сигнала на периоде, описываемом последовательностью кодов, записанных в блок памяти 6. При подключенной цепи управления сумматорами 5 и 7 устройство позволяет формировать периодические процессы с центральной симметрией формы, напри40 мер полигармонические процессы с соотношениями фаз гармоник, равными нулю или . При формировании гармонических воздействий возможность управления шагом р изменения состояний

45 сумматора 3 обеспечивает возможность высокой точности задания частоты воздействия и оперативную перестройку с высокой точностью частоты воздействия без изменения содержимого блока памяти 6 формы воздействия. Это позволя50 ет эффективно использовать устройство в составе автоматизированных систем испытаний (моделирования) для формирования гармонических воздействий с качающейся частотой.

Как говорилось выше, вследствие симметрии используемых базовых функ800

12 ций для формирования отсчетов второй половины базовой функции используются отсчеты первой половины с номерами, равными дополнительным кодам номеров второй половины, причем знаки отсчетов меняются на противоположные.

При этом записываемые в блок памяти

6 отсчеты половины периода базовой функции следует вычислять в точках

Т ор.fm /gg, где гп =QH-.<- номер отсчета, Т вЂ” длительность периода базовой функции, М вЂ” емкость блока памяти

6. На фиг.4 приведен график одного периода базовой функции, на котором ,отмечены указанные точки вычисления отсчетов для случая . М =8. В первой строчке под графиком написаны двоичные номера отсчетов, во второй строчке — формируемые на выходе сумматора

5 адреса чтения отсчетов из блока

-памяти .6, причем знак перед кодом адреса указывает операцию, задаваемую сумматору 7, Если в блок памяти

6 записать отсчеты половины периода базовой функции, вычисленные в точках Т (gq+4)/2М, m = Q,N -1,, ф рмирование адресов чтения отсчетов. второй половины осуществляется инверти рованием разрядов кода номера, следующих за старшим, старший разряд, как и в первом случае управляет операцией сумматора. Сказанное иллюстрируется фиг.5, на которой приведен график периода базовой функции с отмеченными точками вычисления отсчетов, строки двоичных кодов имеют тот же смысл, что и на фиг.4. При построении сумматора 5 на элементах типа

155ИПЗ можно испольэовать любой из указанных способов вычисления отсчетов базовой функции, так как микросхема 155ИПЗ обеспечивает выполнение и операции образования дополнительного кода, и операции инвертирования. Если использовать только второй способ вычисления, для построения сумматора 5 можно использовать блок двухвходовых элементов сумматора по модулю 2 в качестве управляемых инверторов, .что является с точки зрения технической реализации более простым, однако при использовании первого способа вычисления отсчетов базовой функции можно более эффективно использовать устройство при расчете настройки на широкополосный процесс алгоритма быстрого преобразования Фурье.

При рассмотрении работы устройст" ва предполагалось, что коэффициенты

13 1113 пересчета и разрядности счетчиков 11 и 12 равны. Это не обязательно. С целью расширения возможностей устройства по управлению параметрами распределения амплитуд процесса разрядность счетчика 11 можно сделать больше разрядности счетчика 12 и схемы сравнения 13. Наприме, счетчик 11 можно сделать составным из двух счетчиков с независимым управлением ко- 10 эффициентами пересчета. Первая часть такого счетчика имеет разрядность, равную разрядности, счетчика 12 и схемы сравнения 13, коэффициент пересчета ее задаетая равным коэффициенту пересчета счет .ика 12 и определяет количество моментов смены фаз наслоений. Выход второй части соединяется только с адресным входом блока памяти 14, коэффициент пересчета ее опре- 20 деляет количество наслоений, в которых изменяются фазы на одном цикле вычисления отсчета формируемого про,цесса. Использование такого:варианта построения .счетчика 11 обеспечивает 25 большие возможности задания количества наслоений и управления вследствие этого параметрами распределения амплитуд формируемого процесса.

При рассмотрении работы устройства З предполагалось использование счетчиков 11 и 12, считывающих в прямом направлении, (направление их счета не принципиально для работы устройства, можно использовать реверсивные счетчики). Кроме того, предполагалось, 35 что триггер 16 Р -типа и содержит второй Э -вход и вход синхронизации записи состояния по Р -входу. Можно использовать триггер 16 RS -типа, со40 держащий первый вход обнуления и второй вход установки единичного состояния.

Таким образом, на выходе устройства формируется процесс, представляющий 45 собой сумму элементарных процессов,состоящих из последовательности "склеенных" отрезков базовой функции со случайными начальными фазами, изменяющимися последовательно от одного 50 элементарного процесса к другому через равные промежутки времени. Количество элементарных процессов определяется задаваемым коэффициентом пересчета счетчика 11, количество отсче- 55 тов, через .которые изменяются фазы отрезков базовой функции элементарных процессов, определяется:произведением

800 14 коэффициентов пересчета счетчика 12 и делителя частоты 15, длительность интервалов дискретизации формируемого процесса равна произведению длительности периода следования импульсов генератора 1 на коэффициент пересчета делителя частоты 2.

При формировании случайных широкополосных процессов целесообразно задавать шаг изменения состояний сумматора 3 /р/ равным единице. Функция спектральной плотности мощности формируемого случайного широкополосного процесса имеет вид

И аГ

Уа А < In (4) + КЬЭ ) с() =, " „—, () (м+Щ) где А — амплитуда гармонических функций базовой функции процесса, М вЂ” количество гармонических функций, образующих базовую функцию, 8 — количество отсчетов отрезков базовой функции наслоений;

Ю„- частота первой гармонической функции Т вЂ” длительность периода дискретизации формируемого процесса;

4 — - количество наслоений.

Функция CIIM, как и в прототипе, задается композицией компонентных функций /Ы и х/х)2. Так как для задания гармонической функции по теореме ,Котельникова требуется минимум два отсчета на период, в устройстве-прототипе при емкости блока памяти для хранения полигармонической функции, равной N, количество гармонических функций, образукпцих базовую функцию процесса, и соответствующее им количество функций аппроксимации СПМ не может быть больше," /2. В предложенном устройстве вследствие использования свойств симметрии базовых функций количество аппроксимирующих функций при том же объеме памяти в два раза больше и может достигать величины Й

Таким образом, при равных объемах блоков памяти управления формой функции СПМ формируемых процессов предложенного устройства и прототипа количество компонентных функций аппроксимации функции СПМ в предложенном устройстве в два раза больше по сравнению с прототипом, т.е. предложенное устройство Отличается более высокой

30

15 11138 точностью. При одинаковой точности воспроизведения в предложенном устройстве требуется в два раза меньше информции управления формой функции

СПИ по сравнению с прототипом, что является немаловажным фактором при необходимости частной перенастройки устройства, расширяющим его функциональные возможности в составе автоматизированных систем. 10

Возможность управления значением шага р изменения состояний накапливающего сумматора позволяет значитель. но повысить по сравнению с прототипом точность задания центральной частоты формируемых случайных узкополосных процессов высокой добротности, код функции CIIM задается одной компонентной функцией (Sitl х/х)2, а базовая функция состоит из одной гармоничес- Zp кой функции, половина периода которой записывается в блок памяти 6. В этом случае длительность периода повторения отрезков гармонических функций наслоений, определяющая значение цен-25 тральной частоты полосы формируемого узкополосного процесса, определяется соотношением: Я Т 9 Й к т ген

Р Р

I де N — емкость блока памяти 6;

К коэффициент пересчета дели теля частоты 2, Т „ — длительность периода следо-З5 вания импульсов генератора 1; р — шаг изменения состояний сумматора 3.

Варьируя значения параметров К и 40 р, можно найти пару их значений, .обеспечивающих наибольшую точность задания требуемой величины Т.

Возможность управления значением шага изменения состояний сумматора 45

3 расширяет функциональные возможности предложенного устройства при необходимости оперативной смены параметров формируемого узкополосного процесса, например при использовании устройства для формирования узкополосного процесса с качающейся частотой при испытаниях на вибрацию. В этом случае для перехода от одной частоты к друпой достаточно изменить 55 значения параметров К и р. Информация в блоке памяти 6 не меняется, в нем постоянно хранятся отсчеты половины периода синуса, поэтому для упрощения настройки устройства на формирование узкополосных процессов высокой добротности, а также гармонических воздействий можно рекомендовать введение в состав блока памяти 6 постоянно