Устройство для выделения рекуррентного синхросигнала

Устройство для выделения рекуррентного синхросигнала

Иллюстрации

Показать все

Реферат

 

1. УСТРОЙСТВО ДЛЯ ВЬЩБЛЕНИЯ РЕКУРРЕНТНОГО СИНХРОСИГНАЛА, содержащее первый блок сравнения и коммутаТор , к первым входам которых подключен выход второго блока сравнения , к входам которого подключены выходы соответствующих разрядов первого регистра сдвига, к информационному входу которого подключен выход коммутатора, при этом выход первого блока сравнения подключен к первому входу первого элемента ИЛИ, к второму входу которого подключен выход элемента запрета, а выход первого элемента ИЛИ подключен к входу установки первого счётчика, тактовый вход которого и тактовый вход первого регистра сдвига являются входом тактовых импульсов устройства, отличающееся тем, что, с целью уменьшения времени вьвделения рекуррентного синхросигнала при наличии помех , в него введены второй и третий регистры сдвига, третий, четвертый и пятый блоки сравнения, второй и третий счетчики, два RS-триггера, элемент И и второй элемент ИЛИ, при этом прямой и инверсный выходы первого RS -триггера подключены соответственно к второму и третьему входам коммутатора, к четвертому входу которого и второму входу первого блока сравнения подключен выход пятого блока сравнения, к первому входу которого и первому входу четвертого блока сравнения подключен выход второго регистра сдвига, информационный вход которого, а также вход элемента запрета и первый вход третьего блока сравнения соединены с информационным входом устройства, вход импульсов установки в исходное состояние которого соединен с входами установки в исходное состояние первого и второго R.S -триггеров и с первым входом второго элемента ИЛИ, к второму и третьему входам которого подключены соответственно выходы элемента запрета и второго счетчика, а выход второго элемента ИЛИ подключен к входу установки третьего счетчика, выход которого подключен к входу установки в единичное состояние второго Я -триггера , а к входу установки в единичное О состояние первого RS -триггера под01 ключен выход первого счетчика, при этом соответствующий выход первого 4 регистра сдвига подключен к второму входу четвертого блока сравнения, выход которого подключен к второму входу третьего блока сравнения, выход которого подключен к информационному входу третьего регистра сдвига , счетному входу второго счетчика и первому входу элемента И, к второму и третьему входам которого подключены соответственно выходы третьего регистра сдвига и второго

СО1ОЗ СОВЕТСКИХ

СОЩЕЛИСТИЧЕСНИХ

РЕСПУБЛИК

1654 А

))9) ()) )

SU, argo Н 04 Ь 7/10

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

i)

)!

) К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3592118/18-09 (22) 17.05.83 (46) 30.09.84. Бюл. Ф 36 (72) В.С.Князькин, B.À.Òðäøàíoâ, В.Г.Цветков и Н.Ф.10рков (53) 621.394 ° 662(088.8) (56) 1, Авторское свидетельство СССР

В 576672, кл. Н 04 L 7/10, 1976.

2. Авторское свидетельство СССР

В 628630, кл. Н 04 1 7/10, 1977 (прототип) ° (54)(57) 1. УСТРОЙСТВО ДЛЯ ВЫДЕЛЕНИЯ

РЕКУРРЕНТНОГО СИНХРОСИГНАЛА, содержащее первый блок сравнения и комму- татор, к первым входам которых подключен выход второго блока сравне-. ния, к входам которого подключены выходы соответствующих разрядов первого регистра сдвига, к информационному входу которого подключен выход коммутатора, при этом выход первого блока сравнения подключен к первому входу первого элемента ИЛИ, к второму входу которого подключен выход элемента запрета, а выход первого элемента ИЛИ подключен к входу установки первого счетчика, тактовый вход которого и тактовый вход первого регистра сдвига являются входом тактовых импульсов .устройства, о т л ич а ю щ е е с я тем, что, с целью уменьшения времени выделения рекуррентного синхросигнала при наличии помех, в него введены второй и третий регистры сдвига, третий, четвертый и пятый блоки сравнения, второй и третий счетчики, два И -триггера, элемент И и второй элемент ИЛИ, при этом прямой и инверсный выходы первого РЬ -триггера подключены соответственно к второму и третьему входам коммутатора, к четвертому входу которого и второму входу первого блока сравнения подключен выход пятого блока сравнения, к первому входу которого и первому входу четвертого блока сравнения подключен выход второго регистра сдвига, информационный вход которого, а также вход элемента запрета и первый вход третьего блока сравнения соединены с информационным входом устройства, вход импульсов установки в исходное состояние которого соединен с входами установки в исходное состояние первого и второго Э -триггеров и с первым входом второго элемента

ИЛИ, к второму и третьему входам которого подключены соответственно выходы элемента запрета и второго счетчика, а выход второго элемента

ИЛИ подключен к входу установки третьего счетчика, выход которого подключен к входу установки в единичное состояние второго RS-òðèããåра, а к входу установки в единичное состояние первого R -триггера подключен выход первого счетчика, при этом соответствующий выход первого регистра сдвига подключен к второму входу четвертого блока сравнения, выход которого подключен к второму входу третьего блока сравнения, выход которого подключен к информаци.онному входу третьего регистра сдвига, счетному входу второго счетчика и первому входу элемента И, к второму и третьему входам которого подключены соответственно выходы третьего регистра сдвига и второго

1116547

9,6 -триггера, а выход элемента И подключен к второму входу пятого блока сравнения, причем тактовые входы второго и третьего регистров сдвига и третьего счетчика соединены с входом тактовых импульсов устройства.

2. Устройство по п. 1, о т л и— ч а ю щ е е с я тем, что элемент запрета содержит D -триггер, сумматор по модулю два и счетчик, причем первый. Изобретение относится к электросвязи и может быть использовано для синхронизации устройств передачи информации при работе по дуплексным, полудуплексным и симплексным каналам 5 связи.

Известно устройство для вьщеления рекуррентного синхросигнала, содержащее последовательно. соединенные переключатель, узел проверки на рекуррентность, селектор и элементыИ, к второму входу которого подключен выход счетчика совпадений, а второй выход узла проверки на рекуррентность подключен к одному из входов переключателя и блока сравнения, другие входы которых объединены между собой, а также блок локализации ошибок, блок управления и дополнительный элемент И, при этом выход 20 блока сравнения непосредственно и через блок локализации ошибок подключен к соответствующим входам блока управления, выходы которого подключены соответственно к счетному входу 25 и к входу сброса счетчика совпадений, выход которого подключен к третьему входу переключателя через дополнительный элемент И, к второму входу которого подключен второй выход бло- ЗО г ка локализации ошибок, к второму входу которого подключен дополнительный выход счетчика совпадений через блок управления 11.

Однако известное устройство харак З5 теризуется большим временем выделения рекуррентного синхросигнала.

Наиболее близким к предлагаемому является устройство для выде- вход сумматора по модулю два соедин= нен с информационным входом . 3 -триггера и является входом элемента запрета, а выход 3 -триггера подключен к второму входу сумматора по модулю два, выход которого подключен к входу установки счетчика, выход которого является выходом элемента за прета, а тактовые входы Э -триггера и счетчика соединены с входом тактовых импульсов устройства. ления рекуррентного синхросигнала, содержащее первый блок сравнения и коммутатор, к первым входам которых подключен выход второго блока сравнения, к входам которого подключены выходы соответствующих разрядов первого регистра сдвига, к информационному входу которого подключен выход коммутатора, при этом выход первого блока сравнения подключен к первому входу первого элемента ИЛИ, к второму входу которого подключен выход элемента запрета, а выход первого элемента ИЛИ подключен к входу установки первого счетчика, тактовый вход которого и тактовый вход первого регистра сдвига являются входом тактовых импульсов устройства, а также анализатор ошибок, датчик времени и блок, памяти, содержащий последовательно соединенные элемент

ИЛИ и триггер, выход которого является первым выходом блока памяти и подключен к третьему входу коммутатора и первым входам анализатора

1 ошибок и датчика времени, выход которого подключен к второму входу анализатора ошибок, к третьему входу которого подключен выход первого элемента ИЛИ, а выходы первого счетчйка и анализатора подключены соответственно к второму входу триггера и первому входу элемента ИЛИ блока памяти, при этом второй вход элемента ИЛИ блока памяти является треть|им входом блока памяти и объединен со вторым входом первого счетчика, а к входам элемента запрета подключены соответствующие выходы

3 111654 первого регистра сдвига, тактовые входы которого и тактовый вход дат-. чика времени являются входом такто- вых импульсов устройства -(2 ).

Однако известное устройство

5 характеризуется большим временем выделения рекуррентного синхросигнала.

Цель изобретения — уменьшение времени вьщеления рекуррентного синхросигнала. 30

Поставленная цель достигается тем, что в устройство для вьщеления рекуррентного синхросигнала, содержа. щее первый блок сравнения и коммутатор, к первым входам которых подклю

15 чен выход второго блока сравнения, к входам которого подключены выходы . соответствующих разрядов первого регистра сдвига, к информационному входу которого подключен выход коммута20 тора, при этом выход первого блока сравнения подключен к первому входу первого элемента ИЛИ, к второму входу которого подключен выход элемента запрета, а выход первого элемента

ИЛИ подключен к входу установки первого счетчика, тактовый вход которого и тактовый вход первого регистра сдвига являются входом тактовых импульсов устройства, введены второй и третий регистры сдвига, третий, четвертый и пятый блоки сравнения, второй и третий счетчики, два RS-триггера, элемент И и второй элемент ИЛИ, при этом прямой и инверсный выходы 35 первого RS-триггера подключены соответственно к второму и третьему. входам коммутатора, к четвертому входу которого и второму входу первого блока сравнения подключен выход пя- 40 того блока сравнения, к первому входу которого и первому входу четвертого блока сравнения подключен выход второго регистра сдвига, информационный вход которого, а также вход 45 элемента запрета и первый вход третьего блока сравнения соединены с информационным входом устройства, вход импульсов установки в исходное состояние которого соединен с входа- 50 ми установки в исходное состояние первого и второго1 -триггеров и с первым входом второго элемента

ИЛИ, к второму и третьему входам которого подключены соответственно 55 выходы элемента запрета и второго счетчика, а выход второго элемента!

ИЛИ подключен к входу установки тре7 4 тьего счетчика, выход которого подключен к входу установки в единичное состояние второго RS -триггера, а к входу установки в единичное состояние первого RS триггера подключен выход первого счетчика, при- этом соответствующий выход первого регистра сдвига подключен к второму входу четвертого блока сравнения, выход которого подключен к второму входу третьего блока сравнения, выход которого подключен к информационному входу третьего регистра сдвига, счетному входу второго счетчика и первому входу элемента И к второму и третьему входам которого подключены соответственно выходы треть- его регистра сдвига и второго

Ю-триггера, а выход элемента И под.ключен к второму входу пятого блока сравнения, причем тактовые входы второго и третьего регистров сдвига и третьего счетчика соединены с входом тактовых импульсов устройства.

Кроме того, элемент запрета содержит b -т р и г г е р, сумматор по модулю два и счетчик, причем первый вход сумматора по модулю два соединен с информационным входом Э -триггера и является входом элемента запрета, а выход Ъ -триггера подключен к второму входу сумматора по модулю два, выход которого подключен к входу установки счетчика, выход которого является выходом элемента запрета, а тактовые входы D --триггера и счетчика соединены с входом тактовых импульсов устройства.

На чертеже представлена функци- . ональная электрическая схема устройства для выделения рекуррентного синхросигнала.

Устройство для вьщеления рекуррентного синхросигнала содержит первый блок 1 сравнения, коммутатор 2, второй блок 3 сравнения, первый регистр 4 сдвига, элемент 5 запрета, первый элемент ИЛИ 6, первый счетчик

7, первый К5-триггер 8, второй и третий 10 счетчики, второй регистр

11 сдвига, третий 12 и четвертый 33 блоки сравнения, третий регистр !4 сдвига элемент И 15, пятый блок 16 сравнения, второй элемент ИПИ 17, второй RS-триггер 18, элемент 5 запрета содержит Ъ -триггер 19, сумматор 20 по модулю два, счетчик 21.

Кроме того, на чертеже приняты обовна111 6547 чения: 1 информационный вход устройства, П вход тактовых импульсов, Ш вход импульсов установки в исход" ное состояние, 1У выход устройства, Устройство для выделения рекур- 5 рентного синхросигнала работает следующим образом.

На входы установки в "0" первого

8 и второго 18 8 -триггеров, а также на первый вход второго элемента ИЛИ

17 по входу импульсов установки в исходное состояние Ш подается импульс, приводящий устройство в исходное состояние. В исходном состоянии обрат- 15 ная связь первого регистра 4 сдвига разомкнута, на выходе элемента

И 15 сигналом с выхода второго

Й5-триггера 18 фиксируется уровень логического нуля и входная последо- 20 вательность по информационному входу

1 через второй регистр 11 сдвига, пятый блок 16 сравнения и коммутатор

2 поступает на четвертый вход первого регистра 4 сдвига. Кроме того, с 25 выхода пятого блока 16 сравнения входная последовательность поступает на второй вход первого блока 1 сравнения. Сигналы с информационного входа 1 поступают также на вход эле- ЗО мента 5 запрета и на первый вход третьего блока 12 сравнения. При чаличии на информационном входе постороннего псевдослучайного сигнала на выходе первого 1 и третьего 12 блоков сравнения формируются сигналы несравнения. Сигналами несравнения с ьыхода первого блока 1 сравнения первый счетчик 7 устанавливается в исходное (нулевое) состояние а сиг- 4р налы несравнения с выхода третьего блока 12 сравнения подсчитываются вторым счетчиком 9 и при его переполнении подтверждают исходное (нулевое) состояние третьего счетчика 10.

При отсутствии сигнала на информационном входе счетчик 21 элемента 5 запрета, переполняясь, подтверждает исходное (нулевое) состояние первого счетчика 7. Число разрядов второго

11 и третьего 1 регистров сдвига выбрано равным количеству разрядов первого регистра 4 сдвига до первой точки съема на второй блок 3 сравнения.

Таким образом, как при отсутствии на информационном входе рекуррентной последовательности, так и при наличии постороннего псевдослучайного сигнала схема удерживается в исходном состоянии.

При поступлении на информационный вход рекуррентной последовательности с числом искаженных символов, не превышающим коэффициента счета второго счетчика 9, третий счетчик i0 переполняется и перебрасывает второй RS -триггер 18 в единичное состояние по выходу. При этом происходит разблокирование элемента

И 15 и сигналы несравнения с выхода третьего блока 12 сравнения через третий регистр 14 сдвига и элемент

И 15 поступают на второй вход пятого блока сравнения. Взаимодействие сигналов на входах пятого блока

16 сравнения обеспечивает исправление оплбок в рекуррентной последовательности, поступающей на информационный вход первого регистра 4 сдвига..В результате в первый регистр 4 сдвига поступает откорректированная последовательность и на выходе первого блока 1 сравнения максимум через тактов, где n — - число разрядов первого регистра 4 сдвига, появляется постоянно сигнал сравнения, (уровень логического нуля). По истечении к тактов работы первого счетчика 7, где к — объем счетчика, последний переполняется, перебрасывает в состояние, противоположное исходному, первый ЙВ -триггер 8 и тем самым замыкает обратную связь первого регистра 4 сдвига. Одновременнь с выхода первого счетчика 7 выдается сигнал на вход 1У устройства, свидетельствующий об окончании процесса синхронизации.

Таким образом, предлагаемое устройство обеспечивает вначале обнаружение искаЖенного рекуррентного синхросигнала, его коррекцию, и одновременно анализ с учетом результатов коррекции. Зто позволяет сократить время синхронизации.

1116547

Составитель Г.Лерантович

Редактор Н.Киштулинец Техред И.Гергель Корректор В.Синицкая и

Заказ 6946/44 Тираж 634 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4