Устройство для контроля дискретных систем

Устройство для контроля дискретных систем

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ДИСКРЕТНЫХ СИСТЕМ, содержащее блок индикации, группу элементов И, регистратор , формирователь импульсов, два элемента ИЛИ и коммутатор-рас .пределитель, содержащий регистр сдвига и группу элементов И, причем выходы регистра сдвига коммутаторараспределителя соединены с первыми входами соответствующих элементов И группы и первыми входами соотнетствуищих элементов И группы коммутатора-распределителя , вторые входы которых являются информационными входами устройства, выходы элементов И группы коммутатора-распределителя соединены с соответствующими входами первого элемента ИЛИ, вторые входы элементов И группы объединены с первым входом второго элемента ИЛИ, выход которого соединен через формирователь импульсов с тактовым входом регистра сдвига коммутатора-распределителя , выходы элементов И группы соединены с соответствующими входами блока индикации, отличающееся тем, что, с целью повышения достоверности контроля в него введены третий и четвертый элементы ИЛИ, генератор импульсов, элемент И, блок хранения эталонов, содержащий узел памяти и группу элементов И, блок фиксации ошибки, содержащий три счетчика, дешифратор, шесть эле . ментов И, группу элементов И, восемь элементов ИЛИ, схему сравнения, сумматор по модулю два, элемент задержки , причем первые входы всех элементов И группы блока фиксации ошибки соединены с первым входом первого элемента И блока фиксации ошибки, с управлякицим входом сумматора по модулю два блока фиксации ошибки и выходом третьего элемента 11Г1И выходы элементов И группы блок фиксации ошибки/соединены с соответ (Л ствунлцими входами первого элемента ИЛИ блока фиксации ошибки, выход которого соединен с управлякщим входом регистратора, выход генератора импульсов соединен с вторым вхбдом первого элемента .И блока фиксации ошибки, выход которого соединен со счетным входом первого счетчика, вы ход которого соединен с входом депш05 4 фратора, первый и второй выходы кото;рого соединены с первыми вхсдами второго и третьего элементов ИЛИ блока фиксации ошибки, выходы которых соединены с соофветствующими входами четвертого элемента ИЛИ блока фиксации ошибки, выход которого соединен с первым входом элемента И, второй вход которого соединен с выходом первого элемента ИЛИ и первым информационным входом сумматора по модулю две блока фиксации ошибки, второй информационный вход которого соединен с выходом четвёртого элемента ИЛИ, вхо

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

09) (И) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОС ДАРСТВЕННЫЙ КОМИТЕТ CCCP

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И. ОТКРЫТИЙ (21) 3599156/18-24 (22) 30.05.83 (46) 07.10.84. Бюл. Ф 37 (72) А.P.Каплан, М.И.Чинчевой, Н.Н.Новиков и Ю.Г.Нехорошев (53) 681.3(088.8) (56) 1. Авторское свидетельство СССР

II 149262, кл. G 06 F 11/00, 1960.

2 . Авторское свидетельство СССР

В 451083, кл. G 06 F. 11/00, 1973 (прототип) . (54) (57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ

ДИСКРЕТНЫХ СИСТЕМ, содержащее блок индикации, группу элементов И, регистратор» формирователь импульсов, два элемента ИЛИ и коммутатор-распределитель, содержащий регистр сдви. га и группу элементов И, причем выходы регистра сдвига коммутаторараспределителя соединены с первыми входами соответствующих элементов

И группы и первыми входами соответствующих элементов И группы коммутатора-распределителя, вторые входы которых являются информационными входами устройства, выходы элементов И группы коммутатора-распределителя соединены с соответствующими входами первого элемента ИЛИ, вторые входы элементов И группы объединены с первым входом второго элемента ИЛИ, выход которого соединен через формирователь импульсов с тактовым входом регистра сдвига коммутатора-распределителя, выходы элементов И группы соединены с соответствующими входами блока индикации, о т л и ч а ю— щ е е с я тем, что, с целью повышения достоверности контроля в него введены третий и четвертый элементы

ИЛИ, генератор импульсов, элемент И, блок хранения эталонов, содержащий узел памяти и группу элементов И, блок фиксации ошибки, содержащий три счетчика, дешифратор, шесть зле° ментов И, группу элементов И, восемь элементов ИЛИ, схему сравнения, сумматор по модулю два, элемент задержки, причем первые входы всех элементов И группы блока фиксации ошибки соединены с первым входом первого элемента И блока фиксации ошибки, с управляющим входом сумматора по модулю два блока фиксации ошибки и выходом третьего элемента

))ЛИ; выходы элементов И группы блок у

Ф шиксеиши ошибки соединены с соответствующими входами первого элемента

ИЛИ блока фиксации ошибки, выход которого соединен с управляющим входом регистратора, выход генератора а импульсов соединен с вторым входом первого элемента .И блока фиксации ошибки, выход которого соединен со счетным входом первого счетчика, выход которого соединен с входом дешифратора, первый и второй выходы кото рого со единены с первыми входами второго и третьего элементов ИЛИ блока фиксации ошибки, выходы которых соединены с соответствующими входами четвертого элемента ИЛИ блока фиксации ошибки, выход которого соединен с первым входом элемента И, второй вход которого соединен с выходом первого элемента ИЛИ и первым информационным входом сумматора по модулю два блока фиксации ошибки, второй информационный вход которого соединен с выходом четвертого элемента ИЛИ, вхо1117640 цы которого соединены с выходами со,ответствующих элементов И группы блошка хранения эталонов, первые: входы которых соединены с выходами узла па мяти блока хранения эталонов, вторые входы элементов И группы блока хранения эталонов соединены с соответствукпцими выходами регистра сдвига коммутатора-распределителя, выход младшего разряда которого соединен с управляяицим входом узла памяти бло ка хранения эталонов, информационный вход которого является входом эталонов устройства, выход регистратора соединен с первыми входами второго и третьего элементов И блока фиксации ,ошибки, .выходы которого соединены со счетными входами соответственно второго и третьего счетчиков, выходы которых соединены соответственно с первым и вторым информационными входами схемы сравнения, управляющий вход которой соединен с входом элемента задержки и выходом пятого элемента

ИЛИ блока фиксации ошибки, первый

;вход которого соединен с третьим выходом дешифратора, четвертый и пятый выходы которого соединены соответственно с вторыми входами второго и третьего элементов ИЛИ блока фиксации ошибки, выходы которых соединены соответственно с вторыми входа" . ми второго и третьего элементов И блока фиксации ошибки, шестой выход дешнфратора соединен с вторым входом пятого элемента ИЛИ блока фиксации ошибки и первыми входамн четвертого и пятого элементов.И блока фиксации ошибки, выходы которых соединены с соответствующими входами шесИзобретение относится к автоматике, контрольно-измерительной и вычислительной технике и может быть использовано для контроля и поиска неисправностей функПиональных элементов дискретных систем.

Известно устройство для отыскания неисправных узлов ЭЦВМ, содержащее блок коммутации со схемой сравнения, второй вход которой подключен к эталонным узлам, а блок коммутации соетого элемента ИЛИ блока фиксации ошибки, выход которого соединен с первым входом второго элемента ИЛИ и первым входом седьмого элемента ИЛИ блока фиксации ошибки, выход которого соединен с установочным входом первого счетчика, выход несравнения схемы сравнения соединен с вторым входом четвертого элемента И блока фиксации ошибки,и первым входом восьмого элемента ИЛИ блока фиксации ошибки, выход которого соединен с установочными входами второго и третьего счетчиков, вы. ход сравнения схемы сравнения соединен с вторым входом восьмого элемента ИЛИ блока фиксации ошибки и первым входом шестого элемента И, блока фиксации ошибки, второй и третий входы которого соединены соответственно с выходом элемента задержки и прямым выходом сумматора по модулю два блока фиксации ошибки, инверсный выход которого соединен с вторым входом пятого элемента И блока фиксации ошибки, выход шестого элемента И блока фиксации ошибки соединен с вторым входом второго элемента ИЛИ и вторым входом седьмого элемента ИЛИ блока фиксации" ошибки, первый, вто-. рой, четвертый и пятый выходы дешифратора соединены с вторымн входами соответствумцих элементов И группы блока фиксации ошибки, вйходы регистра сдвига коьииутатора-распределителя соединены с соответствукнцнми входамн третьего элемента ИЛИ, выход элемента

И соединен с информационным входом регистратора, выход шестого элемента

ИЛИ блока фиксации ошибки является выходом неисправности устройства. динен с распределительным счетчиком,,служащим для управления, последовательным подключением проверяемых узлов через блок коммутации к первому входу схемы сравнения f1) .

Недостатками данного устройства являются необходимость остановки

ЭЦВМ для проведения контроля, необходимость формирования стимулирую10 щих воздействий для оценки реакции на ннх проверяемых узлов, отсутствие

3 1117640 . 4 индикации отказа и необходимость применения эталонных узлов.

Наиболее близким техническим.ре»

1пением к предлагаемому является устр Ойст ВО для K QHTp GJIR функциОнальных . элементов дискретных систем, содержащее коммутатор-распределитель на регистре сдвига и элементах И, первые входы которых подключенЫ к соответствующим входам сигналов контро- 1О лируемых элементов коммутатора-распределителя, а выходы соединены с соответствующими выходами коммутатора-распределителя, которые через первый элемент ИЛИ соединены с вхо- 15 дом измерительной схемы. По числу контролируемых элементов устройство содержит группы последовательно включенных элементов И, элементов памяти и индикаторных ламп, формирователь 20 импульсов и второй элемент ИЛИ, входы которого подключены соответственно к выходам измерительной схемы и первого элемента ИЛИ, а выход соеди нен с входом формирователя импульсов, 25 присоединенного выходом к управляющему входу регистра сдвига коммута- . тора-распределителя, информационные входы которого подключены к первым . входам соответствующих элементов gp

И, вторые входы которых соединены с выходом измерительной схемы )2) .

Недостатком известного устройства является невысокая достоверность контроля пОскОльку Однократное из- 35 мерение при воздействии помех может дать неправильный результат.

Цель изобретения — повышение достоверности контроля .

Поставленная цель достигается тем,40 что в устройство для контроля дискретных систем, содержащее блок индикации, группу элементов И, регистратор, формирователь импульсов, два элемента ИЛИ.и коммутатор-распреде- 45 литель, содержащий регистр сдвига и группу. элементов И, причем выходы регистра сдвига коммутатора-распределителя соединены с первыми входами соответствующих элементов И группы 50 и первыми входами соответствующих элементов И группы коммутатора-распределителя, вторые входы которых являются информационными входами устройства, выходы элементов И группы 55 коммутатора-распределителя соединены с соответствующими входами первого элемента ИЛИ, вторые входы элементов И группы объединены с первым входом второго элемента ИЛИ, выход ко торого соединен через формирователь импульсов с тактовым входом регистра сдвига коммутатора-распределителя выходы элементов. И группы соединены с соответствующими входами блока индикации, введены третий и четвертый элементы .ИПИ, генератор импульсов, элемент И, блок хранения этало" нов, содержащий узел, памяти и группу

1элементов И, блок фиксации ошибки, содержащий три счетчика, дешифратор, шесть элементов И, группу элементов И, восемь элементов ИЛИ, схему сравнения, сумматор по модулю два, элемент задержки, причем первые входы всех элементов И группы блока фиксации ошибки соединены с первым входом первого элемента И блока фиксации ошибки,-с управляющим входом сумматора по модулю два блока фиксации ошибки и выходом третьего эле" мента ИЛИ, выходы элементов И группы блока фиксации ошибки соединены с соответствующими входами первого элемента ИЛИ блока фиксации ошибки, выход которого соединен с управляющим входом регистратора, выход генератора импульсов соединен с вторым входом первого элемента И блока фиксацИи ошибки, выход которого сое-. динен со счетным входом первого счетчика, выход которого соединен с входом дешифратора, первый и второй выходы которого соединены с первыми входами второго и третьего элементов

HJIH блока фиксации ошибки,,выходы которых соединены с соответствующими входами четвертого элемента HJIH блока фиксации ошибки, выход которого соединен с первым входом элемента

И, второй вход которого соединен с выходом первого элемента ИЛИ и первым информационным входом сумматора по модулю два блока фиксации ошибки, второй информационный вход которого соединен с выходом четвертого элемента ИЛИ, входы которого соединены с выходами соответствующих элементов

И группы блока хранения эталонов, первые входы которых соединены с выхсда я узла памяти блока хранения эталонов, вторые входы элементов И группы блока хранения эталонов соединены с соответствующими выходами регистра сдвига коммутатора-распределителя, выход младшего разряда кото5 111764 рого соединен с управляющим входом узла памяти блока хранения эталонов, информационный вход которого является входом эталонов устройства, выход регистратора соединен с первыми входа-5 ми второго и третьего элементов И бло ка фиксации ошибки, выходы которого соединены со счетными входами соответственно второго и третьего счетчиков, выходы которых соединены соот= ветственно с первым и вторым инфор" мационными входами схемы сравнения, управляющий вход которой соединен с входом элемента задержки и выходом пятого элемента ИЛИ блока фиксации 15 ошибки, первый вход которого соеди1нен с третьим выходом дешифратора, четвертый и пятый выходы которого соединены соответственно с вторыми входами второго и третьего элемен- 20 тов ИЛИ блока фиксации ошибки, выходы которьи соединены соответственно с вторыми входами второго и третьего элементов И блока фиксации ошибки, шестой выход дешифратора сое-25 динен с вторым входом пятого элемента ИПИ блока фиксации ошибки и первыми входами четвертого и пятого эле. ментов И блока фиксации ошибки, выходы которых соединены с соответст- . ЗО вукщими входами шестого элемента ИЛИ блока фиксации ошибки, выход которого соединен с первым входом второго элемента ИЛИ и первым входом седьмого элемента ИЛИ блока фиксации ошиб- З5 ки, выход которого соединен с уста. новочным входом первого счетчика, выход несравнения схемы сравнения соединен с вторым входом четвертого эле" мента И блока фиксации ошибки и пер- 4О вым,входом восьмого элемента ИЛИ блока фиксации ошибки, выход которого соединен с установочными входами втос рого и третьего счетчиков, выход сравнения схемы сравнения соединен с вто-45

1 рым входом восьмого элемента ИЛИ блока фиксации ошибки и первым входом шестого элемента И блока фиксации ошибки, второй и третий входы кото.рого соединены соответственно с вы- 50 ходом элемента задержки и прямым выходом сумматора по модулю два блока .фиксации ошибки, инверсный выход которого соединен с вторым входом пя того элемента И блока фиксации ошибки, выход шестого элемента И блока фиксации ошибки соединен с вторым входом второго элемента ИПИ и вторьп4

0 входом седьмого элемента ИЛИ блока фиксации ошибки, первый, второй, четвертый и пятый вьиоды дешифратора соединены с вторыми входами соответствующих элементов И группы блока фиксации ошибки, выходы регистра сдвига коммутатора-распределителя соединены с соответствующими входами третьего элемента ИЛИ, выход элемента И соединен с информационным входом. регистратора, выход шестого элемента ИЛИ блока фиксации ошибки является выходом неисправности устройства.

На фиг. 1 изображена структурная схема устройства для контроля дискретных систем, на фиг. 2 — структур ная схема блока Фиксации ошибки .

Устройство для контроля дискретных систем (фиг . 1) содержит коммутатор-распределитель 1, первый эле" мент ИЛИ 2, регистратор 3, второй элемент ИЛИ 4, формирователь 5 импульсов, группу элементов И 6, блок индикации, генератор 8 импульсов, регистр 9 сдвига коммутатора распределителя 1, группу элементов И

10 коммутатора-распределителя. 1, информационные входы 11-14 устройст-, ва, блок 15 хранения эталонов, четвертый элемент ИЛИ 16, третий элемент ИЛИ 17, блок 18 фиксации ошибки группу элементов И 19 блока 15 хранения эталонов, узел 20 памяти блока 15 хранения эталонов, вход 21 эталонов устройства, элемент И 22 и выход 23 неисправности устройства.

Блок 18 фиксации ошибок (фиг. 2) содержит восьмой элемент ИЛИ 24 шестой элемент И 25., группу элементов И 26, первый элемент ИПИ 27, первый элемент И 28, первый счетчик

29, дешифратор 30, второй, третий, пятый и четвертый элементы ИЛИ 31-34, второй и третий элеменгы И 35 и 36, второй и третий счетчики 37 и 38, схему 39 сравнения, четвертый элемент И 40, шестой элемент ИПИ 41 пятый элемент И 42., сумматор 43 по модулю два, седьмой элемент ИПИ 44 и элемент 45 задержки .

Устройство работает следующим образом.

Включением питания счетчики 29, 37 и 38 импульсов, кольцевой регистр

9 сдвига и блок 15 хранения эталонов устанавливаются в исходное состоя. ние.

1117640 8 еще третье и четвертое считывание б контролируемого параметра и дальнейший аналогичный анализ. Количество пар считывания определяется временем опроса всей совокупности контролируемых параметров.

Одновременно в блоке 18 фиксации ошибки производится сравнения значения контролируемого параметра (нуля или единицы) с его эталойным значением.

Импульсы с выхода генератора 8 через элемент И 28, подготовленный к открытию сигналом с элемента ИЛИ 17, поступают на вход счетчика 29, который соединен с входом дешифратора 3Q

При возбуждении первого выхода в дешифраторе 30 подается сигнал на первый вход элемента И 22 через элементы ИЛИ 31 и ИЛИ 34 и на второй вход первого элемента И 26 группы.

Элемент И 26 группы открывается и через элемент ИЛИ 27 выдает команду на управляющий вход регистратора 3.

С этого момента регистратор 3 начинает свою работу.

В счетчик 37 с выхода регистратора 3 через элемент И 35, подготов» ленный к открытию выходным сигналом элемента ИЛИ 31, записывается количество импульсов, пропорциональное измеряемой величине сигнала на входе 11 или 12, или 13, или 14.

При возбуждении второго выхода в, дешифраторе 30 через элементы ИЛИ 34 и И 22 происходит повторное подключение регистратора 3 к входам 11-, 1

"I4, а пуск его происходит по команде через соответствующие элементы И 26 группы и элемент ИЛИ 2?. В этом случае с регистратора 3 количество импульсов, пропорциональное измеряемой величине, записывается через элемент

И 36 в счетчик 38.

- При записи с генератора 8 в счетчик 29 третьего импульса возбуждается третий выход в дешифраторе 30. Это обеспечивает через элемент ИЛИ 33 подачу управляющего воздействия на схему 39 сравнения. Схема 39 сравнения обеспечивает поразрядное сравнение количества импульсов, записанных в счетчиках 37 и 38. Поразрядное сравнение производится с точностью до младшего разряда в счетчиках 37 и 38, т.е. младшие разряды в сравнении не участвуют

Выходные сигналы с контролируемых объектов поступают на информационные входы 11-14 устройства.

Смена значений. сигналов на инфор" мационных входах 11-14 и на выходе 5 узла 20 памяти происходит в одни и те же моменты времени, т..е. когда будут опрошены все входы 11-14, и в момент, когда регистр 9 сдвига переходит к опросу входа- 11, производится смена входной информации на входах 11-14. С появлением сигнала на выходе младшего разряда регистр

9 сдвига обеспечивается перепись информации в узле 20 памяти.

Коммутатор-распределитель 1 поочередно, начиная с входа 11, подключает.входные сигналы с контролируе-мых объектов через элементы И группы

10, первый элемент ИЛИ 2 и элемент

И 22 к информационному входу регистратора 3, а с выхода элемента ИЛИ. 2 контролируемый сигнал поступает и на первый информационный вход сумматора

43 по модулю два. 25

Регистратор 3 представляет собой аналого-цифровой преобразователь.

Элементы И 10 группы и элемент И 22 выполняют функции электронных ключей ..

1 иногда их называют коммутаторы или-. ЗО переключатели), т.е. при подаче сигнала на один из входов обеспечивает,ся прохождение сигнала от другого вхо, да элемента на его выход.

Одновременно с коммутатора-распределителя 1 с соответствующего выхода регистра 9 через элемент ИЛИ 17 выдается сигнал, который поступает на первые входы элементов И 26 группы, элемента И 28 и на управляющий 40 вход сумматора 43 по модулю два блока 18 принятия решения. На второй вход элемента И 28 поступают импульсы с генератора 8 импульсов.

Работа блока 18 принятия решения основывается на том, что производится. измерение контролируемого параметра дважды, если полученная информация в результате первого и второго. измерений совпадает или отличается

50 на величину младщего разряда из-за ошибки квантования АЦП, то переходят к измерению сигнала со следующего вхо. да информационного входа. Если. ко-. личество импульсов соответствукщих контролируемому параметру, отличается на величину более чем в одном младшем. разряде, то производится

Если информаций, записанная в счетчиках 37 и 38 совпадает, то с выхода сравнения схемы 39 сравнения сигнал поступает на первый вход эле- мента И 25. Если сигнал, поступающий 5 с выхода элемента ИЛИ 2, совпадает с эталонным сигналом, поступающим на второй информационный вход сумматора

43 по модулю два C выхода элемейта

ИЛИ 16, то с прямого выхода суммато- .10 ра 43 по модулю два вьдается единичный сигнал на третий вход элемента

И 25. При наличии единичного сигнала на выходе элемента ИЛИ 33, поступающего через элемент 45 задержки, элемент И 25 в этом случае формирует единичный сигнал,на элемент ИЛИ 4 для опроса следующего параметра, подаваембго на входы 11-14.

Одновременно через элемент ИПИ 20

24 с второго выхода сравнения схемы

39 сравнения вьдается сигнал на приведение счетчиков. 37 и 38 в исходное состояние. В это же время с выхода элемента ИЛИ 25 через элемент

ИЛИ 44 поступает сигнал на установ-, ленный вход счетчика 29 для приведения его в исходное состояние. Если . информация, поступающая на входы схе» мы 39 сравнения, не совпадает., то 30 появляется сигнал на ее выходе несравнения, который поступает иа входы элементов И 40 и ИЛИ 24 . Элемент

И 40 закрыт, так как не возбуждена шестая шина в дешифраторе 30. С выхода элемента ИЛИ 24 сигнал поступает на установочные входы счетчиков

37 и. 38 для приведения их в исходное состояние.

При записи четвертого импульса в счетчик 29 возбуждается четвертый выход в дешифраторе 30. Это обеспечивает подачу сигнала через элемент

ИЛИ 31 на элемент И 35, который под- . готавливается к открытию, а подключение регистратора 3 осуществляется че,рез элементы ИЛИ 34 и И 22. Пуск регнстратора 3 осуществляется через элементы И 26 и ИЛИ 27 ° В счетчике

37 снова записывается количество импульсов, пропорциональное величине измеряемого сигнала на выходах

14, При записи пятого импульса в счет чик 29 на пятом выходе дешифратора ,30 возникает сигнал, поступающий . через элемент ИЛИ 32 на вход элемен,та И 36, .подготавливающий его к от,крытию. В счетчик 38 запишется коли1117640 10 чество импульсов, пропорциональное измеряемому параметру.

При записи шестоГо импульса в счетчик 29 с шестого выхода дешифратора 30 снимается сигнал, поступающий на элементы ИЛИ 33, ИЛИ 40 и И

42. С выхода элемента ИЛИ 33 сигнал через элемент 45 задержки поступаеФ на вход элемента И 25 и на управляющий вход схемы 39 сравнения . По этой команде схема 39 сравнения осуществ- .

-ляет поразрядное сравнение информа-. ции, записанной в счетчиках 37 и 38.

Сравнение производится аналогично описанному. При совпадении информации на информационных входах схемы 39 сравнения и сумматора 43 по модулю два устройство работает аналогично изложенному.

Если информация в счетчиках 37 и

:38 и на этот раз не совпадает, то с выхода несравнения схемы 39 сравнения единичный сигнал поступает через элемент И 40 на элемент ИЛИ 41.

С выхода последнего сигнал поступает через элемент ИЛИ 44 на установочный вход счетчика 29 импульсов для приведения его в исходное состояние.

С выхода элемента ИЛИ 41 сигнал поступает на входы элементов И б группы и элемента ИЛИ 4. С выхода от. крытого элемента И б группы выдается сигнал на вход блока 7 индикации для отображения входа, на котором величина контролируемого параметра отличается от эталонного значения;

С выхода элемента ИЛИ 4 сигнал через формирователь 5 импульсов поступает на тактовый вход регистра 9 сдвига для опроса следующего входа 11-.14.

При несовпадении информации на информационных входах сумматора 43 по модулю два сигнал с его инверсно.го выхода поступает через элемент .

И 42 на вход элемента ИЛИ 41, на выходе которого формируется сигнал неисправности устройства.

Далее работа устройства аналогична. описанной.

\

Предлагаемое устройство позволяет .путем проводимого многократного считы; шания информации повысить достоверность принятия решения о состоянии контролируемого объекта, т.е. исключить воэможность вьдачи slcUKHoA информации о состоянии объекта в случае, наличия в нем случайного сбоя или при наличии сигнала помехи .

11 1 7640

Составитель В.Гречнев

Редактор Р.Цицика Техред С.Легеза Корректор С .Черни

Заказ 7221/33 Тираж 6981 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открыгий

113035, Иосква, Ж-35, Раушская наб., д. 4/5

Филиал ППП"Патент", г. Ужгород, ул . Проектная, 4