Запоминающее устройство с контролем и коррекцией ошибок

Запоминающее устройство с контролем и коррекцией ошибок

Иллюстрации

Показать все

Реферат

 

1. ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С. КОНТРОЛЕМ И КОРРЕКЦИЕЙ ОШИБОК, содержащее регистр числа и накопители, каждый из которых содержит основные запоминающие элементы,расположенные на пересечении основных адресных и разрядных шин, дополнительные запоминающие элементы, расположенные на дополнительных адресной и разрядной шинах, дешифратор строк, выходы которого подключены к адресным шинам, селектор, сумматор по модулю два, формирователь сигналов выборки и дешифратор столбцов, выходы которого соединены с одними из входов селектора , другие входы которого соединены с основными разрядными шинами и одними из входов сумматора по модулю два, другие входы которого подключены соответственно к дополнительной разрядной шине и к выходу формирователя сигналов выборки и управляющему входу селектора,выходы которого являются выходами накопителя, а выход сумматора по модуфо два является управляющим вьтодом.накопителя , причем входы дешифраторов строк и дешифраторов столбцов всех накопителей соответственно объединены и являются адресными входами устройства , входы формирователей сигналов выборки являются одним из управляющих входов устройства, о тличающееся тем, что, с целью повьш1ения. точности контроля, в устройство введены труппы сумматоров по модулю два, блоки контрольного суммирования, группа элементов ИЛИ, группы мажоритарных элементов, блок управления и первый элемент § ИЛИ, причем входы каждого сумматора по модулю два первой группы соединены с одноименными выходами накопителей , а выход подключен к первым входам одноименньтх мажоритарных эле1 1ентов групп и одноименному входу . первого элемента ИЛИ, одни из входов каждого блока контрольного суммирования соединены с выходами одноименного накопителя, и одними из входов регистра числа, другие входы ко торого подключены к выходам мажоритарных элементов групп, одни из входов каждого элемента ИЛИ группы соединены с выходами одноименного блока сл контрольного суммирования, а другой вход подключен к управляющему выходу одноименного накопителя и вторым входам мажоритарных элементов одноименной группы, третьи входы которых соединены с выходом одноименного сумматора по модулю два второй группы , первый вход которого подключен к управляющему выходу одноименного накопителя , а второй вход - к выходу одноименного элемента ШШ группы.

СОЮЗ СОВЕТСНИХ

РЕСПУБЛИН

6% (51) 1 15 A

З5Я) 6 11 С 29/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

-".И

С:

I !

3

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3610311/18-24 (22) 27.06.83 (46) 07.10.84. Бюл. 55 37 (72) Ю.В.Балахонов и А.Н.Цурпал

:(71) MocKQBcKHA ордена Ленина и ордена Октябрьской Революции энергетический институт и Гжельское производственное объединение "Электроизолятор" (53) 681.327(088.8) (56) 1. Пятый международный семинар по теории информации, ч.1. МоскваТбилиси, 1979, с. 153.

2. Авторское свидетельство СССР

В 680061, кл. 5 11 С 29/00, 1977 (прототип). (54) (57) 1. ЗАПОМИНАЮШЕЕ УСТРОЙСТВО

С. КОНТРОЛЕМ И КОРРЕКЦИЕЙ ОШИБОК, содержащее регистр числа и накопители, каждый иэ которых содержит основные запоминающие элементы, расположенные на пересечении основных адресных и разрядных шин, дополнительные запоминающие элементы, расположенные на дополнительных адресной и разрядной шинах, дешифратор строк, выходы которого подключены к адресным шинам, селектор, сумматор по модулю два, формирователь сигналов выборки и дешифратор столбцов, выходы которого соединены с одними из входов селектора, другие входы которого соединены с основныии разрядными шинами и одними из входов сумматора по модулю два, другие входы которого подключены соответственно к дополнительной разрядной шине и к выходу формирователя сигналов выборки и управляющему входу селектора, выходы которого являются выходами накопитапя, а выход сумматора по модно два является управляющим выходом. накопителя, причем входы дешифраторов строк и дешифраторов столбцов всех накопителей соответственно объединены и являются адресными входами устройства, входы формирователей сигналов выборки являются одним из управляющих входов устройства, о тл и ч а ю щ е е с я тем, что, с целью повышения, точности контроля, в устройство введены. группы сумматоров по модулю два, блоки контрольного суммирования, группа элементов

ИЛИ, группы мажоритарных элементов, блок управления и первый элемент

ИЛИ, причем входы каждого суиматорапо модулю два первой группы сое. динены с одноименными выходами накопи телей, а выход подключен к первым входам одноименных мажоритарных эле- ментов групп и одноименному входу первого элемента ИЛИ, одни из входов каждого блока контрольного суммирования соединены с выходами одноименного накопителя,и одними из входов регистра числа, другие входы которого подключены к выходаи мажоритарных элементов групп, одни из входов каждого элемента ИЛИ группы соединены с выходами одноименного блока контрольного суммирования, а другой вход подключен к управляющему выходу одноименного накопителя и вторым входам мажоритарных элементов одноименной группы, третьи входы которых соединены с выходом одноименного сумматора по модулю два второй группы, -II5epsse вход которого подключен к управляющему выходу одноименного накопителя, а второй вход — к выходу одноименного элемента ИЛИ группы, 11177 .одни из входов блока управления соединены с выходами элементов ИЛИ группы, а другие входы подключены соответственно к выходу первого элемента ИЛИ и к входам формирователей сигналов выборки, управляющие входы регистра числа соединены с одними из выходов блока управления, другие выходы которого и выходы регистра числа являются соответственно управляющими и информационными выходами устройства, другие входы блоков контрольного суммирования соответственно объединены.и являются другими управляющими входами устройства.

2. Устройство по п.1, о т л и ч аю щ е е с я тем, что блок управления содержит второй элемент ИЛИ, элементы И, элемент ИЛИ-НЕ, элемент НЕ формирователь одиночных импульсов, элемент задержки, дешифратор сигналов. ошибки, входы которого являются одними из входов блока, один из выходов подключен к первому .входу первого элемента И, а другие выходы под15 ключены к входам второго элемента

ИЛИ, выход которого соединен с первыми входами элемента ИЛИ-HE и второго элемента И, второй вход которого подключен к входу элемента НЕ, выход которого соединен с вторым входом первого элемента И, выход которого подключен к второму входу элемента ИЛИ-НЕ, выход которого соединен с первым входом третьего элемента И, выход второго элемента И подключен к первому входу четвертого элемента И, вторые входы третьего и четвертого элементов И соединены с выходом элемента задержки, вход которого подключен к выходу формирователя одиночных импульсов, вход которого и вход элемента НЕ являются другими входами блока, выходы формирователя одиночных импульсов и элемента задержки являются одними из выходов блока, другими выходами которого являются выходы третьего и четвертого элементов И..

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано в системах дискретной обработки информации, в которых предъявляются повышенные требования к надежности.

Известно запоминающее устройство с контролем и коррекцией. ошибок,состоящее из отдельных, определенным, 1О образом объединенных многоразрядных запоминающих модулей, причем в нем используется код, позволяющий исправлять пакет ошибок (1) .

Недостатком данного устройства 15 является большая информационная избыточность и невозможность обнаружения двух и более пакетов ошибок.

Наиболее близким к.изобретению является. запоминающее устройство с 20 контролем и коррекцией ошибок, содержащее накопители, состоящие из основных строк и столбцов запоминающих элементов,. дополнительной строки и дополнительного столбца, дешифратор адреса, сумматор по модулю два, 2 селектор, регистр числа:,. регистр хранения контрольной суммы, группы ключей, триггер запрета исправления, двухразрядный счетчик, элементы И, элементы ОТРИЦАНИЕ РАВНОЗНАЧНОСТИ, первый выход счетчика подключен к одному из входов первого элемента И, другой вход которого подключен к вьжоду сумматора по модулю два, а выход соединен с одним из входов ключей второй группы и с входом счетчика, выходы накопителя соединены с соответствующими входами сумматора по модулю-два, регистра числа и первыми входами элементов ОТРИЦАНИЕ

РАВНОЗНАЧНОСТИ, выходы регистра числа соединены с первымн входами ключей первой группы, другие входы которых соединены с выходом дешифратора адреса (2) .

Недостатками известного устройства являются невозможность исправления ошибок, вызванных отказамн более чем в одной строке накопителя, невозможность обнаружения ошибок четной кратности, необходимость в остановке

Поставленная цель достигается тем, что в запоминающее устройство с контролем и коррекцией ошибок, содержащее

1О регистр числа и накопители, каждый из которых содержит основные аапоминающие элементы, расположенные на пересечении основных адресных и разрядных шин дополнительные запоминаюt

15 щие элементы, расположенные на дополнительных адресной и разрядной шинах, дешифратор строк, выходы которого подключены к адресным шинам, селектор, сумматор по модулю два, фор-. мирователь сигналов выборки и дешифратор столбцов, выходы которого соединены с одними из входов селектора, другие вхЬды которого соединены с основными разрядными шинами

25 и одними из входов сумматора по модулю два, другие входы которого подключены соответственно к дополнительной разрядной шине и к выходу формирователя сигналов выборки и управляющему входу селектора, выходы которого являются выходами накопителя, а выход сумматора по модулю два является управляющим выходом накопителя,. причем входы дешифраторов строк и дешифраторов столбцов 35 всех накопителей соответственно объединены и являются адресными входами устройства, входы формирователей сигналов выборки являются одним из управляющих входов устрой- 40 ства, введены группы сумматоров по модулю два, блоки контрольного суммирования, группа элементов ИЛИ, группы мажоритарных элементов, блок управления и первый элемент 45

ИЛИ, причем входы каждого сумматора по модулю два первой группы соединены с одноименными выходами накопителей, а выход подключен к первым

;входам одноименных мажоритарных 50 элементов групп и одноименному входу первого элемента ИЛИ, одни из входов каждого блока контрольного . суммирования соединены с выходами одноименного накопителя и одними 55 из входов регистра числа, другие входы которого подключены.к выходам мажорит рных элементов групп, 20

3 11177 работы устройства даже в случае появления одиночной ошибки, что снижает точность контроля.

Целью изобретения является повышение точности контрбля запоминающего устройства.

15 4 одни из входов каждого элемента ИЛИ группы соединены с выходами одноименного блока контрольного суммирования, а другой вход подключен к управляющему выходу одноименного накопителя и вторым входам мажоритарных элементов одноименной группы, третьи входы которых соединены с выходом одноименного сумматора по модулю два второй группы, первый вход которого подключен к управляющему выходу одноименного накопителя, а второй вход †. к выходу одноимен- ного элемента ИЛИ группы, одни из входов блока управления соединены с выходами элементов ИЛИ группы, а дрУгие входы подключены соответственно к выходу первого элемента ИЛИ и к входам формирователей сигналов выборки, управляющие входы. регистра числа соединены.с одними из выходов блока управления, другие выходы которого и выходы регистра числа являются соответственно. управляющими и информационными выходами устройства, другие входы блоков контрольного суммирования соответственно объединены и являются другими управляющими входами устройства.

Ф

Кроме того, блок управления содержит второй элемент ИЛИ, элементы И, элемент ИЛИ-HE элемент НЕ, формирователь одиночных импульсов, элемент задержки, дешифратор сигналов ошибки, входы которого являются одними иэ входов блока, один из выходов подключен к г ервому входу первого элемента И, а другие выходы подключейы к входам второго элемента ИЛИ, выход которого соединен с первыми входами элемента ИЛИ-НЕ и второго элемента

И, второй вход которого подключен к входу элемента НЕ,-выход которого соединен с вторым входом первого элемента И, выход которого подключен к второму входу элемента ИЛИ-НЕ, выход которого соединен с первым входом третьего элемента И, выход второго элемента И подключен к первому входу четвертого элемента И, вторые входы третьего.и четвертого элементов И соединены. с выходом элемента задержки, вход которого подключен к выходу формирователя одиночных импульсов, вход которого и вход элемента НЕ являются другими входами блока, выходы формирователя одиночных импульсов и элемента задержки

1117715.являются одними из выходов блока, другими выходами которого являются выходы третьего и четвертого элементов И.

На фиг.1 приведена функциональ- 5 ная схема предлагаемого устройства, на фиг. 2 и 3 — соответственно функциональные схемы наиболее предпочтительных вариантов выполнения блока управления и каждого блока контрольного суммирования.

Предлагаемое устройство содержит (фиг. 1) регистр 1 числа, накопители 2, каждый из которых содержит основные адреснь:е 3 и разрядные 4 шины,15 дополнительные адресную 5 и разрядную 6 шины, дешифратор 7 строк, дешифратор 8 столбцов, селектор 9, формирователь 10 сигналов выборки и сумматор 11 по модулю два. На фиг.1 20 обозначены адресные 12 и 13 и один из управляющих 14 входы. Устройство содержит также первый элемент ИЛИ 15, первую группу сумматоров,36 по модулю два, блок 17 .управления, блоки 18 контрольного суммирования, вторую группу элементов ИЛИ 19, вторую групгу сумматоров 20 по модулю два, группы мажоритарных элементов 21. На фиг. 1 обозначены также входы 22 30 и 23 регистра 1 числа, входы 24-26 блока 17 управления, другие управляющие входы 27 и 28 устройства, выходы 29 и 30 блока 17 управления, управляющие входы 31 и 32 регистра 1 числа, управляющие 33 и информационные 34 выходы устройства. Блок 17 управления содержит (фиг.2) второй элемент ИЛИ 35, элементы И 36-39 с первого цо четвертый, элемент 40

ИЛИ-НЕ 40, элемент HE 41, формирователь 42 одиночных импульсов, элемент задержки 43 и дешифратор 44 сиг- налов ошибки. Каждый блок 18 контрольного суммирования содержит (фиг.3) I5 триггеры 45 и элементы И 46 с входами 47.

Устройство работает следующим образом.

В устройстве осуществляется оперативный аппаратный контроль считываемой информации с помощью трехмерного итеративного кода, с контролем по четности считываемой информации по каждой из координат., а именно контроль по четности строк и столбцов каждого накопителя 2 и контроль по четности одноименных разрядов всех накопителей 2. Для этого при записи информации в устройство значения дополнительных запоминающих элементов в каждой строке формируют как сумму по модулю два значений основных запоминающих элементов, а значения дополнительных запоминающих элементов столбца формируют как сумму по модулю два значений основных запоминающих элементов.Из всех накопителей 2 один является контроль. ным, значения разрядов которого для каждого слова формируют как сумму по модулю два значений одноименных разрядов остальных (информационных) накопителей 2.

Работа блока 17 осуществляется следующим образом. При поступлении на входы 24 нулевого кода на вход

25 уровня лог. 0 и на вход 26 сигнала выборки одного из накопителей 2 на первом выходе дешифратора 44 . (фиг.2) появляется уровень лог. 1, а на .остальных выходах — уровень лог, О. При этом на выходе элемента И 36 установится уровень лог. 1, а на выходе элемента ИЛИ 35 — уровень лог, О. Соответственно на выходах элемента ИЛИ-НЕ 40 и элемента И 37 формируются уровни лог. О. По переднему фронту сигнала выборки срабатывает формирователБ 42, на выходе которого формируется импульсный сигнал определенной длительности, который поступает на выход блока 17 и через элемент задержки 43 (величина которой определяется максимальным временем срабатывания элементов 44, 35, 40 и 37 или 44, 36 и 40) поступает на входы элементов И 38 и 39.

При этом на выходах элементов И 38 и 39 установятся уровни лог, О. Если на входы 24 поступает код, содержащий одну единицу, а на вход 25 — уровень лог,О, то окажется возбужденным один из выходов дешифратора 44, которые подключены к входам элемента ИЛИ 35, на выходе которого установится уровень лог, 1, а. на выходе элемента И 36 установится уровень лог, О, при этом на выходах элементов

И 38 и 39 также установится уровень лог. О. Если на входы 24 поступает код, содержащий одну единицу, а на вход

25 уровень лог, 1, то на выходе элемента И 38 установится уровень лог О, а на выходе элемента И 39 уровень лог.1.

Если на входы 24 поступает код, содер7 111771 жащий более одной единицы,. то независимо от уровня на входе 25 на выходе элемента И 38 установится уровень лог.1, а на выходе элемента И 39 уровень лог. О. Если на входах 24 будет установлен нулевой код, а на входе 25 уровень лог. 1, то на выходе элемента И 38 установится уровень лог. 1, а на выходе элемента И 39 уровень лог. О. По сигналу, поступающе- 10 му с выхода 29 на вход 31, осуществляется сброс регистра 1 (фиг. 1) в нулевое состояние, а по сигналу с выхода 30 — прием информации в регистр 1. На входы 23 поступают ин- 15 формационные сигналы, а на входы 22 сигналы коррекции. При наличии уровня лог.1 на входе 22 сигнал, поступающий на вход 23 соответствующего разряда, инвертируется, т.е. осуществ-20 ляется его исправление. По сигналу, поступающему на вход 28, осуществляется установка блоков 18 в нулевое состояние. При наличии разрешающего уровня лог.1 на входе 27 сигналы, 25 поступающие на входы 47 (фиг.3), .поступают на счетный вход соответствующего триггера 45, на которых осуществляется поразрядное сложение по модулю два считываемой из накопителей 2 информации.

При считывании информации перед началом работы на вход 28 йодают сигнал сброса блоков 18 в нулевое состояние. На входах 12 и 13 устаS навливают код адреса считываемого числа, на вход 14 выдают сигнал обращения, по которому разрешается выборка информации из накопителей 2 и по переднему фронту запускается формирователь 42, сигналом с которого устанавливается в нулевое состояние регистр 1. В соответствии с кодом числа, установленным на входе 12, выбирается одна из .строк накопителя 2, а в соответствии с кодом числа, установленным на входе 13, выбирается часть выбранной строки и через селектор 9 передается на выход накопителя 2. При отсутствии ошибок в считываемом слове на выходах всех сум50 маторов 11 и 16;устанавливаются уровни лог, О. При этом на выходах всех элементов ИЛИ 19 устанавливаются уровни лог. О, а на выходах сумматоров 20 уровни лог. 1 и,соответственно, на вьпсодах мажоритарных элементов 21 устанавливаются урбвни лог.О.

На входах 24 блока 17 устанавливают

1 нулевой код и на вход 25 с элемента

ИЛИ 15 поступает уровень лог.О.

После установления переходных процессов с элемента 43 задержки выдается сигнал приема считанного слова в регистр 1. Так как сигналы коррекции на выходах всех мажоритарных элементов 21 соответствуют уровню лог.О, то считанный из накопителей 2 код числа без коррекции устанавливается на регистре 1, при этом на выходах 33 блока 17 устанавливают код 00, сигнализирующий об отсутствии ошибок в считанном слове.

При появлении одиночной или любого нечетного числа ошибок в считываемой строке, на выходе сумматора 1 1, соответствующего неисправному накопителю 2, появляется уровень лог.f, который поступает на входы соответствующих элементов ИЛИ 19, сумматоров 20 и мажо- . ритарных элементов 21, на выходах которых устанавливают соответственно уровень лог.1 и уровни лог.О.

При этом в случае, если в считывае" мой части строки ошибок нет, то на выходе всех сумматоров 16 устанавливаются уровни лог ° О. В этом случае только на одном из входов мажоритар-! ных элементов 21 соответствующих неисправному накопителю 2, устанавлива" ют уровни лог.1 и, следовательно, на их выходах устанавливается уровень лог.О. На входы 24 блока 17 поступает код,,содержащий. одну единицу, а на вход .25 — уровень лог. О. При этом на выходах 33 устанавливается код 00, свидетельствующий об отсутствии ошибки в считанном слове. Если в считанном слове содержатся ошибки, то на выходах сумматоров 16, соответствующих неисправным разрядам, устанавливаются уровни лог. 1, которые поступают на вхбды одноименных мажоритарных элементов 21, соответствующих неисправному накопителю 2, на вторые входы которых поступают. уровни лог.1, при этом на их выходах появляются сигналы коррекции, соответствующие уровню лог.1. В результате ошибки исправляют, а на выходах 33 устанавливается код 01, свидетельствующий о, наличии исправимой ошибки в считываемом слове.

Если в считываемой строке происхо дит четная ошибка, то она не обнаруживается сумматором 11, а обнаруживается с помощью сумматоров 16. В этом

1117715

1Î

° случае на выходах 33 появляется код

10, свидетельствующий о появлении неисправимой ошибки. Работа устройства останавливается, на входе 27 устанавливается уровень лог.1, разре- 5 шающий прием информации в блоки 18, и осуществляется контроль накопителя 2 по столбцам. Если ошибки обнаруживают только в одном из накопителей 2, то работа устройства может быть продолжена. При этом для строк, содержащих четное число ошибок, при знак неисправности выдается с блока

18, соответствующего неисправному накопителю 2, а для строк с нечет- 15 ным числом ошибок — с выхода сумматора 11. Такое разделение признаков обеспечивается с помощью сумматоров. 20.В случае появления признаков ошибки более чем с одного накопителя 2, на выходах 33 устанавливается код 10, свидетельствующий о неисправимой ошибке.

Таким образом, предлагаемое уст- " ройство позволяет исправлять все одиночные и любое число нечетных ошибок, возникающих в каждой строке накопителя 2, пакетные ошибки, вызванные отказом одного из накопителей 2, обнаруживать два и более пакетов ошибок, диагностировать запоминающее устройство с точностью до запоминающей микросхемы, без прерывания работы устройства отключить и извлечь из устройства неисправный накопитель 2.

Технйко-экономическое преимущество предлагаемого устройства заключается в более .высокой точности контроля по сравнению с известным устройством. 1117715

Фиг, I

) l 17715

Заказ 7264/37

Тираж 574 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Составитель Т.Зайцева

Редактор В.Иванова Техред N.Òåïåð Корректор В.Синицкая.