Цифровой частотно-фазовый дискриминатор

Цифровой частотно-фазовый дискриминатор

Иллюстрации

Показать все

Реферат

 

ЦИФРОВОЙ ЧАСТОТНО-ФАЗОВЫЙ ДИСКРИМИНАТОР, содержащий два RS триггера , три элемента И-НЕ, счетчик, статический регистр, элемент ИСКЛЮЧАЩЕЕ ИЛИ, формирователь коротких импульсов, три элемента ИЛИ и блок запрета, причем вход установки нуля счетчика является входом опорных сигналов, а счетный вход счетчика . является входом счетных импульсов, выходы счетчика соединены с К входами статического регистра, вход записи которого является входом цифрового частотно-фазового дискриминатора , а выходы гп старших разрядов - с m входами элемента ИСКПЮЧАЩЕЕ ИЖ, (гп+1)-й вход которого соединен с прямым выходом (К+1)-го знакового разряда статического регистра, с входом формирователя коротких импульсов и первым входом первого элемента ИЛИ, второй вход которого соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, с первым входом первого элемента И-НЕ и с первым входом второго элемента ИЛИ, второй вход которого соединен с инверсным выходом (К+1)-го знакового разряда статического регистра и первым входом третьего элемента ШШ, причем выход формирователя коротких импульсов соединен с вторым входом элемента И-НЕ, выход которого соединен с R-входов перво . го R5-триггера, S-вход которого сое.динен с выходом первого элемента ИЛИ, третий вход которого соединен с прямым выходом второгоRS-триггера, S-вход которого соединен с выходом второго элемента ШШ, третий вход которого соединен с прямым выходом nepBoroRS- триггера, инверсный выход которого соединен с первым входом второго элемента И-НЕ, второй вход которого соединен с -инверсным выходом второго Я 5-триггера и первым входом третьего элемента И-НЕ, вто- j рой вход которого соединен с выходом элемента ИЛИ, второй вход которого C/J соединен с выходом второго элемента И-НЕ и управляющим входом блока запрета , йнформадионные входы которого соединены с выходами К разрядов статического регистра, причем выходы блока запрета и второго элемента И-НЕ являются информационными выходами частотно-фазового дискриминатора , а выход третьего элемента И-НЕ является выходом знакового разряда, о т л и ч а ю щ и и с я тем, что, с целью повышения коэффициента передачи, введены дополнительный формирователь коротких импульсов и четвертый элемент И-НЕ, причем инверсный выход (К+1)-го знакового разряда статического регистра соединен через дополнительный формирователь коротких импульсов с первым входом четвертого элемента И-НЕ, второй вход которого соединен с выходом элемент а ИСКЛЮЧАЮЩЕЕ ШШ, выход -с R-входом второгоК&-триггера.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (191 (И) 2 А з(д) Н 03 D 13/00 МЕОД® "

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

:. -т

1 се j н ", " °; д "

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

fl0 ДЕЛАМ ИЗОБРЕТЕНИЙ И OTKPblTHA

k ABTOPCHOMV СВИДЕТЕЛЬСТВУ (21) 3577525/18-09 (22) 07.04.83 (46) 07.10.84. Бюл. 1Ф 37 (72) В.Г. Аристов, Б.Г. Иванов и С.В. Матвеев (53) 621.376.332(088.8) (56) 1. Авторское свидетельство СССР

N 546087,. кл. Н 03 D 13/00,17.11.75.

2. Авторское свидетельство МССР

9 1027798, кл. Н 03 D 13/00,08.02.83 (прототип). (54)(57) ЦИФРОВОЙ ЧАСТОТНО-ФАЗОВЫЙ

ДИСКРИМИНАТОР, содержащий два RS —триггера, три элемента И-НЕ, счетчик, статический регистр, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, формирователь коротких импульсов, три элемента ИЛИ и блок запрета, причем вход установки нуля счетчика является входом опорных сигналов, а счетный вход счетчика . является входом счетных импульсов, выходы счетчика соединены с К входами статического регистра, вход записи которого является входом цифрового частотно-фазового дискриминатора, а выходы р1 старших разрядов — с

IYIвходами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, (%+1)-й вход которого соединен с прямым выходом (К+1)-го знакового разряда статического регистра, с входом формирователя коротких импульсов и первым входом первого элемента ИЛИ, второй вход которого соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ, ИЛИ, с первым входом первого элемента И-НЕ и с первым входом второго элемента ИЛИ, второй вход которого соединен с инверсным выходом (К+1)-го знакового разряда статического регистра и первым. входом третьего элемента ИЛИ, причем выход формирователя коротких импульсов соединен с вторым входом элемента И-НЕ, выход которого соединен с R --входом первого Йб -триггера, 8-вход которого сое.динен с выходом первого элемента

ИЛИ, третий вход которого соединен с прямым выходом второгоКб-триггера, 5-вход которого соединен с выходом второго элемента ИЛИ, третий вход которого соединен с прямым выходом

nepaoroRS- триггера, инверсный выход которого соединен с первым входом второго элемента И-НЕ, второй вход которого соединен с -инверсным выходом второго бб-триггера и первым входом третьего элемента И-НЕ, вто- щ

O рой вход которого соединен с выходом элемента ИЛИ, второй вход которого соединен с выл одом второго элемента

И-НЕ и управляющим входом блока запрета, информационные входы которо- Я ее

ro соединены с выходами К разрядов статического регистра, причем выходы блока запрета и второго элемента И-НЕ являются информационными выходами частотна-фазового дискриминатора, а выход третьего элемента И-НЕ является выходом знакового разряда, отличающийся тем, что, с целью повышения коэффициента передачи, введены дополнительный формирователь коротких импульсов и четвертый элемент И-НЕ, причем инверсный выход (К+1)-го зна- фв кового разряда статического регистра соединен через дополнительный формирователь коротких импульсов с первым входом четвертого элемента И-НЕ, второй вход которого соединен с выходом элемента HCKJIQ E ИЛИ, выход

-с R -входом второгоЯЯ-, григгера. мента ИСКЛЮЧАЮЩЕЕ KIN (N+1)-й вход которого соединен с прямым выходом (К+1)-го знакового разряда статического регистра, с входом формирователя коротких импульсов и первым входом первого элемента ИЛИ, второй вход которого соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, с первым входом первого элемента И-НЕ и с первым входом второго элемента ИЛИ, второй вход которого соединен с инверсным выходом (К+1)-ro знакового разряда статического регистра и первым входом третьего элемента ИЛИ, причем выход формирователя коротких импульсов соединен с вторым входом первого элемента И-НЕ, выход .кото- рого соединен с -входом первого88триггера, 5 -вход которого соединен с выходом первого элемента ИЛИ, третий вход которого соединен с выходом второго RB-триггера, 6 -вход которого соединен с прямым выходом второго элемента ИЛИ, третий вход которого соединен с прямым выходом первого

85-триггера инверсный выход которого соединен с первым входом второго элемента И-НЕ, второй вход которого соединен с инверсным выходом второго

Ь-триггера и первым входом третьего элемента И-НЕ, второй вход которого соединен с выходом третьего элемента

ИЛИ, второй вход которого соединен с выходом второго элемента И-НЕ и управляющим входом блока запрета, информационные входы которого соединены с выходами k разрядов статического регистра, причем выходы блошка запрета и второго элемента -HE являются информационными выходами цифрового частотно-фазового дискриминатора, а выход третьего элемента

И-НЕ является выходом знакового разряда, при этом выход первого элемента И-НЕ соединен с R -входом второго

RG-триггера (2g .

Однако известный частотно-фазо1 вый дискриминатор имеет недостаточный коэффициент передачи.

Цель изобретения — повышение коэффициента передачи.

Эта цель достигается тем, что в цифровой частотно-фазовый дискриминатор, содержащий два 9 -триггера, три элемента И-НЕ, счетчик, статический регистр, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, формирователь коротких импульсов, три элемента ИЛИ и блок запрета, причем вход установки нуля счетчика

f 1117В24 2

Изобретение относится к радиотехнике и может использоваться н цифровых системах фазовой автоподстройки частоты (ФАПЧ).

Известен фазовый дискриминатор, 5 содержащий два канала, последовательно соединенные формирователь импульсов, первый элемент И, второй элемент И, триггер, причем выход формирователя импульсов каждого ка- 10 нала подключен к соответствующему входу дополнительного триггера, соответствующий выход которого подключен к второму входу первого элемента И каждого канала, а второй вход триггера одного канала соединен с выходом.первого элемента И другого канала, а выход триггера одного канала подключен к второму входу второго элемента И другого канала, при- 20 чем выход триггера одного канала подключен к одному входу элемента

И-НЕ непосредственно, а выход триггера второго канала подключеи к второму входу элемента И-НЕ через дополнительный элемент И-НЕ, к другому входу которого подключен прямой выход дополнительного триггера Я .

Недостатком этого фазового дискриминатора является низкая помехо- 30 устойчивость, так как при периодическом пропадании сигнала на входе фазового дискриминатора, вызванного,, например, глубокими амплитудными флуктуациями, происходят ложные переходы из режима сравнения фаз в ре35 жим сравнения частот. Кроме того, такой фазовый дискриминатор с последовательностью широтно-,модулированных импульсов на выходе не обеспечивает подавление гармоник часто40 ты опоры.

Наиболее близким к предложенному техническому решению является цифровой частотно-фазовый дискриминатор, содержащий два, )-триггера, 4> три элемента И-НЕ, счетчик, стати" ческий регистр, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, формирователь коротких импульсов, три элемента ИЛИ, и блок запрета, причем вход установки является входом опорных сигналов, счетный вход счетчика является входом счетных импульсов, а выходы счетчика соединены с К входами статического регистра, вход записи которого 5 является входом цифрового частотнофазового дискриминатора, а входы rn старших разрядов - с1п входами эле3 1117 является входом опорных сигналов, а счетный вход счетчика является входом счетных импульсов, выходы счетчика соединены с k входами статического регистра, вход записи которого являет-5 ся входом цифрового частотно-фазовог го дискриминатора„а выходы tn старших разрядов - cd -входами элемента

ИСКЛ10ЧАЮЩЕЕ ИЛИ, (а+1)-.й вход которого соединен с прямым выходом (К+1)-го 1п знакового разряда статического регистра, с входом формирователя коротких импульсов и первым входом первого элемента ИЛИ, второй вход которого соединен с выходом элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ, с первым входом первого элемента И-НЕ и с первым входом второго элемента ИЛИ, второй вход которог соединен с инверсным выходом (К+1)-ro знакового разряда статического регистра и первым входом третьего элемента ИЛИ, .причем выход формирователя коротких импульсов соединен с вторым входом первого элемента И-НЕ, выход которого соединен с Й -входом первого R B -триггера, "

6-вход которого соединен с выходом первого элемента ИЛИ, третий вход которого соединен с прямым выходом второго RG -триггера 6 -вход которого

У 30 соединен.с выходом второго элемента

ИЛИ, третий вход которого соединен с прямым выходом первого Р5 -триггера, инверсный выход которого соединен с первым входом второго элемента И-НЕ, второй вход которого соединен с ин35 версным выходом второго R5-триггера и вторым входом третьего элемента

И-НЕ, второй вход которого соединен с выходом третьего элемента ИЛИ, второй вход которого соединен с выходом

40 второго элемента И-HE и управляющим входом блока запрета, информационные входы которого соединены с выходами t разрядов статического регистра, причем выходы блока запрета

45 и второго элемента И-HE являются информационными выходами цифрового частотно-фазового дискриминатора, а выход третьего элемента И-НЕ является выходом знакового разряда, введены дополнительный формирователь коротких импульсов и четвертый элемент И-НЕ, причем инверсный выход(К 1)-ro знакового разряда статического регистра соединен через дополнительный формирователь коротких импульсов с первым входом четвертого элемента И-НЕ, второй вход кото824 4 рого соединен с выходом элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ, а выход — с g -входом второго А5-триггера.

На чертеже приведена структурная электрическая схема предложенного цифрового частотно-фазового дискриминатора.

Цифровой частотно-фазовый дискриминатор содержит счетчик 1, вход 2 счетных импульсов, вход 3 опорных сигналов, статический регистр 4, вход 5 входных сигналов, элемент

ИСКЛЮЧАЮЩЕЕ, ИЛИ 6, формирователь 7 коротких импульсов, первый, второй, третий элементы ИЛИ 8-10, блок 1 1 запрета, первый, второй R5 -триггеры

12 и t3, первый, второй, третий, четвертый элементы И-НЕ 14-17, дополнительный формирователь 18 коротких импульсов.

Цифровой частотно-фазовый дискриминатор работает следующим образом. . Опорными сигналами, поступающими от входа 3 на вход установки нуля счетчика Т, на выходах последнеpro устанавливаются нули. На счетный вход счетчика 1 по входу 2 поступают счетные импульсы. При этом частота счетных импульсов определяется

2(2 -1)

К выражением f = — = — — где 2 -1

СЧ Т емкость счетчика 1, Т вЂ” период опорных сигналов.

В момент прихода по входу 5 входного импульса на вход 3 информация из счетчика 1 записывается в статический регистр 4.

Если частота входных импульсов, поступающих по входу 5, больше частоты опорных сигналов, поступающих по входу 3 (в„ о„ ), то разность фаз этих сигналов убывает от цикла к циклу и достигает нижнего порога в момент времени, когда количество счетных импульсов, записанных в статический регистр 4, будет удовлетворять неравенству К (2 -,Х 2 ". В этом случае в е старших и (К+1)-м знаковом разряде статического регистра 4 будут нули. Нуль появится на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 6 и через открытый первый элемент ИЛИ 8 наб -входе (установка в "1") ,первогоЯб -триггера 12. Первый

1 95-триггер 12 включится и закроет второй элемент ИЛИ 9, исключив включение второго "5 -триггера 13 до сброса первого 36 триггера 12. На выходе третьего элемента ИЛИ 10 будет "1", Сброс первого AS -триггера 12 про изойдет, когда f В„станет меньше1оп при пЕреключении знакового разряда статического регистра 4 на линейном участке характеристики цифрового частотно;фазового дискриминатора, когда в статическом регистре 4 знаковый разряд (К+1) переключится с ."0" на "1" (передний фронт) и в Ф старших разрядах появится хотя бы один нуль. В этом случае с выхода формирователя 7, работающего по переднему фронту, через открытый первый элемент И-НЕ 14 короткий импульспройдет на Р -вход R5-триггера 12 и установит его в состояние "0" (выключено), при этом в старшем разряде выходного кода появляется нуль, который включает младшие разряды выходного кода, поступающего через блок 11 запрета. Таким образом фор-: 30

) мируется одна полярность частотной дискриминационной характеристи- - ки.

Если частота входных импульсов меньше частоты опорных импульсов

35 (f.Э <1о 1), то разность фаз этих сигналов возрастает от цикла к циклу. Верхний порог удовлетворяет неравенству М ) 2" +.Х2, что соответ1-1

40 ствует появлению единиц в rn старших и (К+1)-м знаковом разряде стати5 1117 на выходе третьего элемента И-НЕ 16, т.е. на выходе знакового разряда, и и будет 0, на выходе второго элемен.та И-НЕ 15, т.е. B старшем разряде выходного кода,,будет "1" которая

Ф отключит младшие разряды выходного кода, поступающего через блок 11 запрета„

824

6 ческого регистра 4. В этом случае второй RS-,триггер 13 включен, а первый 0Е -триггер 12 выключен. В старшем разряде выходного кода и в знаковом разряде устанавливается "1", младшие разряды выходного кода отключены.

Сброс RS -триггера 13 произойдет, когда 18 станет больше акоп при переключении инверсного знакового разряда статического регистра 4 на линейном участке характеристики цифрового частотно-фазового дискриминатора, когда инверсный знаковый разряд переключится с "О". на "1" (передний фронт) и в старшйх разрядах появится хотя бы одна "1", В этом случае с выхода дополнительного формирователя 18, работающего по переднему фронту, через открытый четвертый элемент И-НЕ 17 короткий импульс пройдет на Я -вход второго 35-триггера 13 и установит его в состояние

tl tt

0 (выключено), при этом в старшем разряде выходного кода появится нуль, который включает младшие разряды выходного кода, поступающего через блок 11 запрета. Таким образом формируется другая полярность частотной характеристики.

Предлагаемый цифровой частотно- фазовый дискриминатор обладает более высоким быстродействием за счет отсутствия сбросов выходной информации и фиксации максимального ее значения в режиме сравнения частот и более высоким коэффициентом передачи.

Использование изобретениА позволит по сравнению с известным значительно повысить быстродействие цепи фазовой автоподстройки частоты..за счет более быстрой обработки информации.

1! 17824

ВНИИПИ Закаэ7275/42 Тираж 861 до писное

Филиал ШШ "Патент", г.Ужгород, ул.Проектная, 4