Приемник сигналов с парциальным откликом

Приемник сигналов с парциальным откликом

Иллюстрации

Показать все

Реферат

 

ПРИЕМНИК СИГНАЛОВ С ПАРЦИАЛЬНЫМ ОТКЛИКОМ, содержащий последовательно соединенные усилитель, с автоматической регулировкой усиления , демодулятор, адаптивный корректор , решающий блок и дескремблер, второй вход демодулятора через блок выделения когерентного колебания подключен к выходу усилителя с автоматической регулировкой усиления, а выход демодулятора через блок выделения тактового колебания соединен с вторым входом решающего блока, второй выход которого подключен к второму входу адаптивного корректора , отличающийся тем, что, с целью повышения помехоустойчивости , в него введены умножитель, блок элементов И и блок памяти, причем первый выход решающего блока соединен с первым входом блока элементов И, второй вход которого соединен с выходом блока памяти, а выход соединен с входом блока памяти и через умножиi тель с входом усилителя с автоматической регулировкой усиления, второй W вход умножителя соединен с вторым выходом решающего блока.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

3(Я) Н 04 Ь 27 22

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ 1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ "

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 3608115/18-09 (22) 21.06.83 (46) 07.10.84. Бюл.8 37 (72) А.М,Боград, Б.С.Данилов, Л.Г.Израильсон и Л.A.Лашнева (53) 621.395(088.8) (56) 1.. Патент США Р 3878468, кл.325-320, 1975.

2.Данилов Б.С. и др. Устройства преобразования сигналов передачи данных. М., Связь, 1979,.с.120-121 рис.8.5 (прототип). (54)(57) ПРИЕМНИК СИГНАЛОБ С ПАРЦИАЛЬНЫМ ОТКЛИКОМ, содержащий последовательно соединенные усилитель с автоматической регулировкой усиления, демодулятор, адаптивный корректор, решающий блок и дескремблер, второй вход демодулятора через блок выделения когерентного колебания

„„SU„„1117854 А подключен к выходу усилителя с автоматической регулировкой усиления, а выход демодулятора через блок вы деления тактового колебания соединен с вторым входом решающего блока, в т орой выход которого подключен к второму входу адаптивного корректора, отличающийся тем, что, с целью повышения помехоустойчивости, в него введены умножитель, блок элементов И и блок памяти, прйчем первый выход решающего блока соединен с первым входом блока элементов И, второй вход которого соединен с выходом блока памяти, а выход соединен с входом блока памяти и через умножитель с входом усилителя с автоматической регулировкой усиления, второй

Я вход умножителя соединен с вторым выходом решающего блока.

1117854 б

Изобретение относится к электросвязи и может использоваться для приема сигналов с корреляционными связями типа парциального кодирования.

Известно устройство для приема, содержащее последовательно . соединенные входной блок, демодулятор, цифровой адаптивный корректор, блок коррекции фазы и решающий блок, вых которого подключен к другому входу цифрового адаптивного корректора, второй выход решающего блока через блок выделения тактового колебания подключен к другому входу демодулятора, третий выход решающего, блока через блок управления фазой подклю,чен к другому входу блока коррекции фазы, выход которого подключен к декодировщику fQ, Однако такое устройство обладает недостаточной помехоустойчивостью ,приема сигналов с парциальным откликом

Наиболее близким по технической сущности к предлагаемому является приемник сигналов с парциальным от кликом, содержащий последовательно соединенные усилитель с автоматической регулировкой усиления, демодулятор, адаптивный корректор, решающий блок и дескремблер, второй вход демодулятора через блок выделения когерентного колебания подключен к выходу усилителя с автоматической регулировкой усиления, а выход демодулятора через блок выделени тактовое о колебания соединен с вторым входом решающего блока, второй выход которого подключен к второму входу адаптивного корректора f2) .

Однако в известном устройстве .недостаточная помехоустойчивость.

Цель изобретения - повышение помехоустойчивости.

Для достижения поставленной цели в приемник сигналов с парциальным откликом, содержащий последовательно соединенные усилитель с автоматической регулировкой усиления, демодулятор, адаптивный корректор, решающий блок и дескремблер, второй вход демодулятора через блок выделения когерентного колебания подключен к выходу усилителя с автоматической регулировкой усиления, а выход демодулятора через блок выделения тактового колебания соединен с вторым входом решающего блока, второй выход которого подключен к второму входу адаптивного корректора, введены умножитель, блок элементов И и блок памяти, причем первый выход решающег блока соединен.с первым входом блока элементов. И, второй вход которого соединен с выходом блока памяти,а выход соединен с входом блока памяти и через умножитель с входом усилителя с автоматической регулировкой усиления, второй вход умножителя соединен с вторым выходом решающего блока.

На фиг.1 изображена структурная схема предлагаемого приемника на фиг.2 — схема решающего блока.

Приемник сигналов с парциальным откликом содержит блок 1 памяти, усиод литель 2 с автоматической регулировкой усиления, демодулятор 3, блок

4 выделения когерентного колебания, адаптивный корректор 5, блок б вы деления тактового колебания, умножитель 7, решающий блок 8, блок 9

35 элементов И и дескремблер 10. Решающий блок 8 состоит из блока 11 логик ческой обработки и блока 12 вычитания.

Приемник работает. следующим обра20 зом °

Принимаемый сигнал поступает на усилитель 2 с автоматической регулировкой усиления, на выходе которого поддерживается номинальный уровень

25 сигнала. Затем принимаемый сигнал демодулируется посредством когерентного колебания, поступающего в демодулятор 3 с выхода блока 4 выделения когерентного колебания.

Демодулированный сигнал далее поступает на адаптивный корректор 5, в котором в соответствии с выбранным алгоритмом настройки осуществляется компенсация межсимвольных искажений, обусловленных.неидеальностью . я З5 частотных характеристик канала связи.

Откорректированный сигнал в виде п-разрядных кодовых чисел с выхода адаптивного корректора 5 поступает в решающий блок 8, где осуществляется

40 оценка откорректированного сигнала ц и формирование сигнала ошибки е, равного отклонению величины откорректированного.сигнала от его номинального значения.

Кроме того, сигнал с выхода реша» ющего блока 6 поступает через деск-.. ремблер 10, s котором осуществляется декодирование принимаемого сигнала на выход устройства, ФоРмиРование управляющего напряжения усилителя 2 осуществляется в два этапа.

Первый этап, реализованный в блоке

9 элементов И и блоке 1 памяти, заключается в осуществлении декорреляции сигнала Р;, определенного в ре.шающем блоке 8.

Последовательность fa,) на входе решающего блока 8 имеет корреляцию между символами, поскольку на перео60 даче она формируется ио следующему правилу (для выбранного в качестве примера случая приема сигналов с парциальным откликом Й класса)г

Ъ;-с„еЪ„,; а;Ъ;-Ь„

1117854 аи 5и7

Составитель Н Лазарева

Редактор С.Пекарь Техред Т.Фанта Корректор С.Шекмар

Заказ 7278/44 Тираж 634 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж»35, Раушская наб., д.4/5

Филиал ППП Патент, г.ужгород, ул.Проектная, 4 где (с; 3 — последовательность независимых равновероятных символов 1 и О, поступающих на вход пере датчика.

Следовательно, информационная 5 последовательность )a<) также имеет корреляционные связи между символами

A а(°

Для осуществления точного формирования управляющего напряжения из 1О последовательности ga;.) требуется определить последовательность (® независимых равиовероятных символов.

Для этого блок 9 элементов И осущеставляет логическое преобразование в соответствии с выражением л л

3;=а, Яно, д;, где 6(на,-знак a,(sana;*1 при a;iQ н an а; О rip» 01<0); 20 а;еО,+i

la; Е О Я„. ЕО .

С целью выполнения этого преобразования величина 9;, поступающая на блок 1 памяти, задерживается им на два тактовых .интервала и в результате на выходе блока l памяти формируется сигналЭ;,.

Второй этап формирования управляющего напряжения, реализованный на умножителе 7, заключается в формировании выпрямленного сигнала ошибки т.е. в перемножении вектора ошибки Ф поступающего с решающего блока 8, на последовательность (П; независимых равновероятных сигналов.

Тем самым осуществляется выделение средней величины выпрямленного значения ошибки (0»> ), зависящей только от уровня принимае-. мого сигнала-, что обеспечивает точ. ный номинальный уровень сигнала на выходе демодулятора 3, .а следовательно, повышение помехоустойчивости приема сигналов с парциальным откликом,