Двухканальное устройство ретрансляции дискретных сигналов

Двухканальное устройство ретрансляции дискретных сигналов

Иллюстрации

Показать все

Реферат

 

1. ДВУХКАНАЛЬНОЕ УСТРОЙСТВО РЕТРАНСЛЯЦИИ ДИСКРЕТНЫХ СИГНАЛОВ по авт.св. № 919109, отличающееся тем, что, с целью повьше- . ния точности при работе с каналами связи, имеющими различное время распространения электрических сигналов , в него введены блок выравнивания , блок определения интервала выравнивания и два дешифратора фазирующей комбинации, выходы которых соединены с соответствукмцими входами блока определения интервала выравнивания , первый, второй, третий н четвертый выходы которого подключены соответственно к первому, второму, третьему и четвертому входам блока вьфавнивания, причем выходы блоков оценки подключены через блок выравнивания к первым входам соответствующих элементов И, выходы решающих блоков подключены через блок выравнивания к входам блока сравнения, к сигнальным входам соответствующих элементов запрета и к другим входам соответствующих дополнительных элементов запрета, а входы первого и второго дешифраторов фазирующей комбинации соединены с выходами соот- . ветствующих решающих блоков. 2. Устройство по п. 1, отличающееся тем, что блок определения интервала выравнивания содержит пять элементов И, пять триггеров , элемент И-НЕ, элемент ИЛИ, счетчик, узел управления и дешифратор интервала выравнивания, входы которого подключены к соответствующим выходам счетчика, синхронизирующий вход которого соединен с первым входом первого элемента И и с синхронизирующим выходом узла управления, установочный выход которого соединен с К-Входами первого, второго, третьего, четвертого и пятого триггеров и с установочным входом счетчика, сигнальный вход которого, соединен с выходом второго ;элемента И, первый вход которого соединен с выходом элемента ИЛИ, первый вход которого соединен с единичным выходом первого триггера, 5 -вход которого соединен с выходом третьего элемента И, первый вход которого подключен к инверсному выходу второго Триггера, 5 -вход которого соединен с выходом четвертого элемента И, первый вход которого соединен с 5 -входом третье го триггера и с первым входом пятоСО го элемента И, второй вход которого соединен с вторым входом третьего СХ) элемента И и с 5 -входом четвертов го триггера, единичный выход которого подключен к первому входу элемента И-НЕ, второй вход которого соединен с единичным выходом третьего триггера, выход пятого элемента И соединен с 5 -входом пятого триггера , выход элемента И-НЕ подключен к второму входу первого элемента И, выход которого соединен с вторым входом второго элемента И, инверсный . |выход первого триггера соединен с

СОЮЗ СОВЕТСКИХ

NilNIIIH Þ

РЕСПУБЛИН ас9 08

Н 04 L 1/02 госудАрственный комитет ссср

Ilo делАм изОБРетений и Отнрцтий

ОПИСАНИЕ ИЗОБРЕТЕНИЯ н автв снег сеидатвпьствь " .. f

Ф (61) 919 109 (21) 3625486/24-09 (22) 18.07.83 (46) 15. 10. 84. Бюл. В 38 . (72) К.П. Симаков (53) 621.395.54(088,8) (56) 1. Авторское свидетельство СССР

Ф 919109, кл. Н 04 L 1/02, 1980 (прототип). (54)(52) 1. ДВУХКАНАЛЬНОЕ УСТРОЙСТВО

РЕТРАНСЛЯЦИИ ДИСКРЕТНЫХ СИГНАЛОВ по авт.св. Ф 919109, о т л и ч а ющ е е с я тем, что, с целью повышения точности при работе с каналами связи, имеющими различное время распространения электрических сигналов, в него введены блок выравнивания, блок определения интервала выравнивания и два дешифратора фазирующей комбинации, выходы которых соединены с соответствующими входами блока определения интервала выравнивания, первый, второй, третий и четвертый выходы которого подключены соответственно к первому, второму, третьему и четвертому входам блока выравнивания, причем выходы блоков оценки подключены через блок выравнивания к первым входам соответствующих элементов И, выходы решающих блоков подключены через блок выравнивания к входам блока сравнения, к сигнальным входам соответствующих элементов запрета и к другим входам соответствующих дополнительных элементов запрета, а входы первого и второго дешифраторов фазирующей комбинации соединены с выходами соответствующих решающих блоков. 1

2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что блок ойределения интервала выравнивания содержит пять элементов И, пять триг геров, элемент И-НЕ, элемент ИЛИ, ( счетчик, узел управления и дешифратор интервала выравнивания, входы которого подключены к соответствующим выходам счетчика, синхронизирующий вход которого соединен с первым входом первого элемента И и с синхронизирующим выходом узла управления, установочный выход которого соединен с

R-входами первого, второго, третьего, .четвертого и пятого триггеров и с установочным входом счетчика, сигнальный вход которого. соединен с выходом второго элемента И, первый g вход которого соединен с выходом элемента ИЛИ, первый вход которого соединен с единичным выходом первого триггера, 5 -вход которого соединен с выходом третьего элемента И, пер- р вый вход которого подключен к инверсному выходу второго триггера, 5 -вход которого соединен с выходом четвертого элемента.И, первый вход которого соединен с р -входом третье

ro триггера и с первым входом пятого элемента И, второй вход которого соединен с вторым входом третьего элемента И и с 5 -входом четвертого триггера, единичный выход которого подключен к первому входу элемента И-НЕ, второй вход которого .соединен с единичным выходом третьего триггера, выход пятого элемента И соединен с 5 -входом пятого триггера, выход элемента И-НЕ подключен к второму входу первого элемента И, выход которого соединен с вторым входом второго элемента И, инверсный .:выход первого триггера соединен с

1119186 вторым входом четвертого элемента И, единичный выход второго триггера подключен к второму входу элемента

ИЛИ, причем второй вход третьего элемента И и аервый вход четвертого элемента И являются входами блока определения интервала выравнивания, первым, вторым и третьим выходами которого являются единичные выходы соответственно первого, второго и пятого триггеров, четвертым выходом блока определения интервала выравни- вания является выход дешифратора интервала выравнивания.

3. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок выравнивания содержит основные элемен-« ты И, дополнительные элементы И, элементы ИЛИ, элементы НК .и два ре гистра сдвига, выходы соответствующих разрядов которых подключены к первым входам соответствующих основ- ных элементов И, выходы которых соединены с соответствующими входами первого и второго элементов ИЛИ, выходы которых подключены к первым . входам соответственно первого и вто рого дополнительных элементов И, выходы которых соединены с первыми .входами соответственно третьего и четвертого элементов ИЛИ, вторые входы которых подключены к выходам соответственно третьего и четвертогд дополнительных элементов И, первйе входы которых соединены с первыми входами соответственно пятого, шестого, седьмого и восьмого дополнитель, ных элементов И, выходы шестого и восьмого дополнительных элементов

ИЛИ соединены с первыми входами соот ветственно пятого и шестого элементов ИЛИ, вторые входы которых .подключены к выходам соответственно девятого и десятого дополнительных элементов И, первые входы которых.объединены и подключены к выходу первого элемента НЕ, вход которого соединен с первыми входами одиннадцатого и двенадцатого дополнительных элемен тов И, выходы которых соединены с первыми входами соответственно седьмого и восьмого элементов ИЛИ, вто- рые входы которых подключены к выходам соответственно пятого и седьмого дополнительных элементов И, вто рые входы которых объединены и подключены к входу второго элемента НЕ, выход которого соединен с вторыми входами шестого и восьмого дополнительных элементов И, выходы пятого и шестого элементов ИЛИ подключены к первым входам соответственно тринадцатого и четырнадцатого дополнительных элементов И, выходы которых соединены с первыми входами соот ветственно девятого и десятого эле.ментов ИЛИ, вторые входы которых нодключены к выходам соответственно !

Ф ! пятнадцатого и шестнадцатого допол,нительных элементов И, первые входы

1 которых соединены с вторыми входами соответственно девятого и одиннад" цатого и десятого и двенадцатого дополнительных элементов И, вторые входы первого, второго, тринадцатого и четырнадцатого дополнительных элементов И подключены к выходу третьего элемента HR„ вход которого соединен с вторыми .входами третьего, четвертого, пятнадцатого и шестнадцатого дополнительных элементов И, установочные входы первого и второго регистров сдвига подключены к выходам соответственно седьмого и восьмого

;элементов ИЛИ, вторые входы основных элементов И, относящихся к одноимен" ным разрядам первого и второго регистров сдвига, попарно объединены и cosместно с синхрониэирующими входами

;первого и второго регистров сдвига являются четвертым входом блока, выравнивания, первым, вторым, третьим э пятым, шестым, седьмым и восьми входами Которого являются соответ,ственно первый вход пятого дополни:тельного элемента И, первый вход одиннадцатого дополнительного эле" мента И, вход третьего элемента НЕ . первый вход четвертого дополнительного элемента И, второй вход десятого дополнительного элемента И, первый вход третьего дополнительного элемента И и второй вход девятого допол- нительного элемента И,первым, вторьм, третьими четвертым выходами блока выравннв ання являются соответственно вы ходы четвертого,дес ятого, третьего и де", вятого элементов KIN.

1i 19186

Изобретение относится к технике связи и может быть использовано в системах передачи дискретной информациие

По основному авт.св, 9 919109 известно двухканальное устройство ретрансляции дискретных сигналов, содержащее первый блок приема, выход которого подключен к объединенным первому входу первОго блока оценки и 10 входу первого решающего блока, вто рой блок приема, выход которого подключен к объединенным первому вхо-. ду второго блока оценки и входу второго решающего блока, блок сравне- 15 ния,и первый и второй блоки передачи, первйе выходы первого и второго решающих блоков подключены ко вторым входам соответственно первого и вто рого блоков оценки, выходы которых 20 соответственно через первый и второй элементы И подключены к управляющим входам соответственно первого и вто.рого элементов запрета, выходы- которых подключены ко Входам соответ- 25 ствеино первого и второго блоков передачи; а вторые выходы первого и второго решающих блоков подключены соответственно к сигнальному входу первого элемента запрета, обЪедииен- 50 ному с первым входом блока сравнения, и к сигнальному входу второго элейента запрета, объединенному со вторым входом блока сравнения, выход которого подключен к объединенным

35 вторым входам первого и второго элементов И, выходы которых через соответствующие последовательно соединенные элемент НЕ, элемент И-НЕ и дополнительный элемент запрета сое-40 динены с первыми входами соответствукицих элементов ИЛИ, выходы которых .соединены с входами блоков передачи, 1 выходы решающих блоков. соединены с другими входами соответствующих дополнительных элементов. запрета, вторые входы элементов ИЛИ соединены с выходами элемента запрета Я .

Однако это устройство обладает недостаточной точностью при работе с каналами связи, имеющими различное время распространения электрических сигналов.

Цель изобретения — повышение точ- 55 ности при работе с каналами связи, имекццими различное время распространения электрических сигналов.

Указанная цель достигается тем, что в двухканальное устройство ретрансляции дискретнькк сигналов, содержащее первый блок приема, выход которого подключен к объединенным первому входу первого блока оценки и входу первого решающего блока, второй блок приема, выход которого подключен к объединенным первому входу второго блока оценки и входу вто . рого решающего блока, блок сравнения и первый и второй блоки передачи, первые выходы первого и второго решающих блоков подключены ко вторым входам соответственно первого и второго блоков оценки, выходы которых соответственно через первый и второй элементы И подключены к управляющим входам соответственно первого и второго элементов запрета, выходы которых подключены ко входам соответственно первого и второго блоков передачи, а вторые выходы первого и второго решающих блоков подключены соответственно к сигнальному входу первого элемента запрета, объединенному с первым входом блока сравнения, и к сигнальному входу второго элемента запрета, объединенному,со вторым входом блока сравнения, выход которого подключен к объединенным вторым входам первого и второго элемен. тов И, выходы которых через соответствующие последовательно соединенные элемент НЕ, элемент И-НЕ и дополнительный элемент запрета соединены с первыми входами соответствующих элементов.ИЛИ, выходы которых соеди иены с входами блоков передачи, выходы решающих блоков соединены с другими входами соответствующих дополнительных элементов запрета, вто

:рые входы элементов ИЛИ соединены с выходами элемента запрета, введены ! блок выравнивания, блок онределения интервала выравнивания и два дешифратора фазирующей комбинации, выходы которых соединены с соответствуюl щими входами блока определения интервала выравнивания, первый, второй, третий и четвертый выходы которого подключены соответственио к первому, второму, третьему и четвер" тому входам блока выравнивания, при чем выходы блоков оценки подключены через блок-выравнивания к первым ,входам соответствующих элементов И, .выходы решающих блоков подключены

1119

3 через блок выравнивания к входам блока сравнения, к сигнальным входам соответствующих элементов запрета и к другим входам соответствующих дополнительных элементов запрета, авходы первого и второго дешифраторов . фазирушщей комбинации соединены с вы-, ходами соответствующих решающих блоков.

t0

При этом блок определения интер.вала выравнивания содерзит пять элементов И, пять триггеров, элемент

И-НЕ, элемент ИЛИ, счетчик, узел управления и дешифратор интервала выравнивания, входы которого подкпю3S чены к соответствукщим выходам счетчика, синхронизирующий вход которого соединен с первым входом первого элемента И и с синхронизирующим выходом узла управления, установочный выход которого соединен с R-входами первого, второго, третьего, четвертого и пятого триггеров и с установочным входом счетчика сиг25 нальный вход которого соединен с выходом второго элемента И, первый вход которого соединен с выходом элемента ИЛИ, первый вход которого соединен с единичным выходЬм перво. го триггера, 5 -вход которого соеди. нен с выходом третьего элемента И, первый вход которого подключен кинверсному вьвсоду второго триггера, 5 -вход которого соединен с выходом четвертого элемента И, первый вход которого соединен с б -входом третьего триггера и с первым входом пятого элемента И, второй вхЬд которого соединен с вторым входом третьего элемента И и с 6 -входом четвертого триггеРа, единичный выход которого подключен к первому входу элемента И-НЕ, второй вход которого соединен с единичным выходом третьего триггера, выход пятого элемента И 45 соедйнен с 8 -входом пятого триггера, выход элемента И-НЕ подключен к вто- рому входу первого элемента И, выход которого соединен с вторым .входом второго элемента И, инверсный 50 выход первого триггера соединен с вторым входом четвертого элемента И, единичный выход второго триггера подключен к второму входу элемента

ИЛИ, причем второй вход третьего Ы элемента И и -первый вход четвертого элемента И являются входами блока определения интервала выравнивания, 186 4 первым, вторым и третьим выходами которого являются единичные выходы соответственно первого, второго и пятого триггеров, четвертым выходом блока определения ннтервала выравнивания является выход дешифратора интервала выравнивания.,При этом блок выравнивания содер1 жит основные элементы И, дополнительные элементы И, элементы ИЛИ, элементы НЕ и два регистра сдвига, выходы соответствующих разрядов которых подключены к первым входам соответствующих основных элементов.И,, выл оды которых соединены с соответ- ствующими входами первого и второго элементов ИЛИ, выходы которых подключены к первым входам соответственно первого и второго дополнительных элементов И, выходы которых соединены

«с первыми входами соответственно третьего и четвертого элементов ИЛИ, вторые входы которых подключены к выходам соответственно третьего и четвертого дополнительных элементов И, первые входы которых соединены с первыми входамн соответственно пятого, шестого, седьмого и восьмого дополнитеЛьных элементов И, выходы шестого н восьмого дополнительных элементов ИЛИ соединены с первыми входами соответственно пятого и шестого элементов ИЛИ, вторые входы которых подключены к выходам соответственно девятого и десятого дополнительных элементов И, первые входы которых объединены и подключены к выходу первого элемента НЕ, вход которого соединен с первыми входами одиннадцатого и двенадцатого дополнительных элементов И, выходы которых соединены с первыми входами соответственно седьмого и восьмого, элементов ИЛИ, вторые входы которых подключены к выходам соответствейно пятого и седьмого дополнительных элементов И, вторые входы которых объединены и подключены к входу вто-рого элемента НЕ, выход которого соединен с вторыми входами шестого и восьмого дополнительных элементов

И, выходы пятого и шестого элементов

ИЛИ подключены к первым входам соответственно тринадцатого и четырнадцатого дополнительных элементов И, выходы которых соединены с первыми входами соответственно девятого и десятого элементов ИЛИ, вторые

1119186

5 6 входы которых подключены к выходам ИЛИ 11, элементы НЕ 12 элементы соответственно пятнадцатого и шест И-НЕ 13, дополнительные элементы 14 надцатого дополнительных элементов

И, первые входы которых соединены Блок определения и лок определения интервала выравс вторыми входами соответственно девятого и одиннадцатого и десятого ты И 15-19, элемент И-НЕ 20, элемент и двенадцатого дополнительных элемен- ИЛИ 2 1 первый-пятый триггеры 22-26 тов И, вторые входы nepaoro, второ- счетчик 27, дешифратор 28 интервала го, тринадцатого и четырнадцатого выравнивания узел 29, узел управления. дополнительн элементов И подклю- 10 Блок выравнивания лок выравнивания содержит первый чени.к выходу третьего элемента НЕ, и второй регистры 30 и 3 1 сдвига, вход которого соединен с вторыми основные элементь И 32, нты, первыивходами третьего и четвертого, пят- шестнадцатый дополнительные элемечнадцатого и шестнадцатого дополни- . ты И 33-48, первый-де, первый-десятыи элементы тельных элементов И, установочные 15 ИЛИ 49-58 первый-трети входы первого и второго регистров НЕ 59-61. сдвига подключены к выходам соответ- стройство ра отает следующим ственно седьмого и восьмого элемен- образом. тов ИЛИ,. вторые входы основных элементов И, относящихся к одноименным 20 мационные сигналы с выхода блока разрядам первого и второго регистров сдвига, попарно объединены и и блока 3 оценки. Решающий блок 2 совместно с синхронизирующими входа- определяет значение переданного эле ми первого и второго регистров сдви- мента по принятым искаженным элеменга являются четвертым входом блока >5 тарным посылкам и м посылкам и осуществляет исвыравнивания, первым, вторым, третьим правление двоичных сигналов по длипятым, шестым, седьмым .и восьмым тельности Блок 3 лок оценки осуществлявходами которого являются соответ- ет контроль за т контроль за параметрами принимаественно первый вход пятого дополни- мого сигнала и дает возможность тельного элемента И, первый вход 30 ориентировочн ориентировочно судить о возможном одиннадцатого дополнительного элемен- появлении ошиб оявлении оши ки при определении та И, вход третьего элемента НЕ, решающим бло 2 решающим локом значения переданпервый вход четвертого дополнительно- ного элемента. Оц элемента. ценку надежности го элемента И, второй вход десятого принимаемого с н аемого сигнала можно осущестдополнительного элемента И, первый З5 влять по разли влять по различным критериям: по вход третьего дополнительного элемен- уровню сигна вню сигнала, по зоне устойчивого та И и второй вход девятого дополни- приема по коли по количеству дроблений, по тельного элемента И, первым, вторым величине краевь

У не краевых искажений. Исправтретьим и четвертым выходами блока ленные.по дли н ые.по длительности двоичные выравнивания являются соответствен- 40 сигналы поступаю алы поступают на вход дешифратоно выходы четвертого, десятого, третьего и девятого элементов ИЛИ. того эти же. сигнал ж сигналы поступают на

На фиг. 1 изображена структурная . седьмой или восьмой вход (в зависиэлектрическая схема предложенного мости от канала) б . 6 лока выравниваустройства на фиг. 2 - структурная 45 ния. На пятый и шестой входы блока электрическая схема блока определе- 6 выравнивания пост поступают сигналы с ния интервала выравнивания, на выходов блоков 3 оценки. фиг. 3 — структурная электрическая схема блока выравнивания. Дешифратор 4 фазирукнцей комбина50 ции осуществляет анализ последоваПредложенное двухканальное устрои- .тельности поступающих из одного и

Ство ретрансляции дискретных сигна- другого каналов двоичных сигналов. лов содержит блоки 1 приема, решаю- В начале сеанса связи, а также при щие блоки 2, блоки 3 оценки, дешифра- .существенных изменениях, состояния торы 4 фазирующей комбинации, блок 5 . одного .из каналов связи или замене определения интервала выравнивания, 55 одного из каналов производится перебло лок 6 выравнивания, блок 7 сравне- дача фазирующей комбинации по обоим ния, элементы И 8, элементы 9 запре- каналам разнесения. При обнаружении . та,-блоки 10 передачи, элементы : фазирчюще- комбинации на выходе

1119186

7 дешифратора 4 фазируяций комбинации появляется сигнал "1", который поступает ка один из входов блока 5 определения интервала выравнивания., Этим с»гМа»ом переводится в состояние 5

"1" ил» триггер 24 или триггер 25.

В »сходшом состоянии ace триггеры

22-26 устанавливаются в состояние

"0". узлом 29 управления. В момент лрижода от дешифратора 4 фаэирующий комбинации сигнала "1" на одном из входов элементов И 17, 18 уже присут" ствует сигнал "1" с инверсного вы хода соответственно триггеров 22 н 23. С приходом сигнала "1" от де- И ии@ратора 4 фазирующей комбинации через соответствуниций элемент И 17

»»а 18 сигнал "!" поступает на

g --в»ед тр»ггера 22 или триггера 23.

Ка»В!шй йа этих триггеров 22 и 23 20 соетвааствует одному из разнесенных канмэв, и переход его в состояние

"1" азжачает, что соответствукиций канал сввзи короче другого канала и что ощшш и тот же сигнал в этом канале »естунает раньше, чем в другом.

Донуетпм, что сигнал "1" от дешифратора 4 фазнрующей комбинации поступил на элемент И 17 a перевел в состояние "1" триггер 22. Тогда ЗО на к»версном выходе этого триггера

22 сигнал "1" исчезает, и на один вход элемента И 18 подается сигнал

"0". Теперь второй триггер 23 остается s нулевом состоянии и после прихода сигнала "1" от детифратора 4 фазирующей комбинации на вход элемента 18 И.

Сигнал с единичного выхода триггера 22 поступает на первый выход 40 блока 5 определения интервала выравнивания и на первый вход элемента

ИЛИ 21.

Так как один из триггеров 24, 25

45 .переведен сигналом от дешифратора

4 фазирующей комбинации в состояние

"1", то на выходе элемента И-НЕ 20. появляется сигнал " 1", который подается на второй вход элемента И 15.

На первый вход элемента И 15 поступают синхроимпульсы от узла 29 управления. В результате с момента поступления фазирующей комбинации по одному из каналов сийхроимпульсы начинают поступать на второй вход элемента И 16, на первый вход которого подается сигнал "1" от одного из триггеров 22 или 23. Таким образом, на вход счетчика 27 начинают поступать синхроимпульсы.

С поступлением фазирующей комби! нации по второму каналу разнесения, эЛектрическая длина которого больше ,и сигналы в котором запаздывают на интервал дь, приводится в состояние "1" один из триггеров 24, 25, который ранее был в состоянии

"0". Теперь на обоих входах элемента И-НЕ 20 присутствует сигнал "!" и на выходе вырабатывается сигнал

"0", который прекращает поступление синхроимпульсов от узла 29 управления через элемент И 15 на второй вход элемента И 16. Синхроимпульсы перестают поступать на счетчик.27, и в нем теперь сохраняется число, соответствующее длительности интервала h L.

Содержимое счетчика 27 подается на дешифратор 28 интервалов выравнивания.

На соответствующем выходе дешифра" тора вырабатывается сигнал "1".

Таким образом, в результате описанных процессов появляется сигнал на первом или втором выходе блока 5 определения интервала выравнивания (в, зависимости от того, какой канал имеет меньшую. электрическую длину).

Нри одновременном поступлений фа зирующих комбинаций по обоим каналам дешифраторы 4 фазирующей комбинации вырабатывают сигналы "1", которые одновременно переводят в состояние

"1" триггеры 24, 25. Тогда счетчик

27 остается в нулевом состоянии (синхроимпульсы на него не поступают).

На выходе элемента И 19 появляется сигнал, переводящий в состояние "!" .триггер 26. На третьем выходе блока

5 определения интервала выравнивания появляется сигнал "1", что являетсй признаком синхронного поступления сигналов по обоим каналам разнесения.

Работу блока 6 выравнивания и взаимодействие его с другими элементами рассмотрим отдельно для двух случаев: первый случай — каналы разнесения имеют разную электрическую .длину, второй случай - каналы разнесения имеют одинаковую электрическую длину.

В первом случае на первый либо второй вход блока 6 выравнивания подается сиГнал "1" с первого либо второго сигнального выхода блока 5 определения интервала выравнивания, 9 1119186 10

Пусть более короткую электрическую ра 30 сдвига и регистра 3 1 сдвига. длину имеет первый канал разнесения. Регистр 30 сдвига используется для

11 II

Тогда сигнал 1 появляется на пер- задержки на интервал выравнивания вом выходе блока 5. определения 3 9 двоичных сигналов.от решающего интервала выравнивания и поступает 5 блока 2 канала с меньшей электричес:на первый вход блока 6 выравнивания. кой длиной, а регистр сдвига 31

Этот сигнал поступает на второй вход для задержки на b двоичных сигнаэлемента И 37 и на второй вход эле- лов от блока 3 оценки этого же канамента И 39. На первый вход элемента ла. На запараллельные синхронизируюИ 37 подается с седьмого входа бло- щие входы регистров сдвига подаются !

О ка 6 выравнивания исправленный по синхроимпульсы по многоканальной соедлительности двоичный сигйал от ре- динительной линии между коммутируюшающего блока 2 первого канала. щим четвертым выходом блока 5 опреЭтот сигнал через элемент И 37 посту- деления интервала выравнивания и пает на второй вход элемента ИЛИ 55. 1э четвертымвходом блока 6 выравнивания. д элемента H 39 пода В такт с этими синхроимпульсами происется сигнал от блока 3 оценки перво- ходит сдвиг сигналов в регистрах го канала. Этот сигнал через элемент 30 и 31 сдвига. В соответствии с b7, И 39 поступает на второй вход эле- по одному .из каналов выхода блока 5 мента ИЛИ 56. определения интервала выравнивания

На первый вход элемента И 43 с в блок 6 поступает сигнал "1" от второго входа блока 6 выравнивания дешифратора 28 интервала выравниваII подается сигнал 0, поступающий -. ния, который поступает на вторые со второго выхода блока 5 определе- входы двух элементов И 32, у одного ния интервала выравнивания. Поэтому 25 из которых первый вход соединен с

; поступающий на второй вход элемен- выходом 1 -го разряда регистра 30 та И 43 и восьмого входа блока 6 сдвига, а у другого первый вход соевыравнивания сигнал от решающего динен с выходом -го разряда реблока 2 второго канала через элемент гистра 31 сдвига. Тогда на одном

И 43 не проходит. Поэтому на выхо- ЗО входе элемента ИЛИ 49 появляется де элемента ИЛИ 55 появляется ис- двоичный сигнал с выхода решающего правленный по длительности двоичный блока 2, задержанный на интервал высигнал от решающего блока 2 первого равнивания, а на одном входе элеменканала. та ИЛИ 50 — двоичный сигнал с выхоНа первый вход элемента И 44 да блока 3 оценки, задержанный на подается нулевой сигнал с второго такой же интервал. входа блока 6 выравнивания. На второй вход элемента И 44 с шестого входа Если электрическаЯ длина первого блока 6 выравнивания подается сигнал,кйнала Разнесении меньше, то сигнал от блока 3 оценки второго канала. 4р от Решающего блока 2 этого канала

Поэтому на первый вход элемента не пРо одит через элемент И 38, ИЛИ 56 поступает сигнал только от поскольку на второй вход этого же блока оценки первого канала. элемента подается от элемента HE 60

Если же первой принимается фазимбHH IIо BTо oMJJ KckHа, е ся и на в орой вхо элемен а И О, что дает возможности пройти через

3 Hxn sToro о элемен си н У с вь о а блока кан а через элементы И 43 и 44 по- .3 оценки этого же канала. В то же ст на первые вход 1 элементов время на первых входах элементов

ИЛИ 55 и 56 соответственно. ого в

41 и 42 находится сигнал "1" (с второго входа блока 6 выравнивания, ов ИЛИ 55 ы 56 появляются сигналы соответственно от решаю его блока 2 ка 5 определениЯ интеРвала выРавни-

1 и блока 3 оценки кана а, электричес- ваниЯ, подаетсЯ "0"), котоРый инвеРкая длина которого короче. тируется элементом НЕ 59. Поэтому

5$ через элемент И 41 проходит сигнал о>

Двоичные сигналы с выходов.элемен-,, :Решающего блока 2 канала большей тов ИЛИ 55 и 56 и подаются на уста- электрической длины, а через элемент новочные входы соответственно регист-, И 42 - сигнал от блока 3 оценки

1119186

10

Выход элемента 14 запрета через элемент ИЛИ 11 соединен со входом блока 10 передачи. этого же канала. Эти сигналы поступают на входы и появляются на выходах элементов ИЛИ 53 и 54. Таким образом, на выходах элементов ИЛИ 49 и 50 блока 6 выравнивания появляются 5 задержанные на интервал выравнивания сигналы одного канала, а на выходах элементов ИЛИ 53 и 54 — незадержанные сигналы второго канала, т.е. электрические длины обоих каналов искусственно выравниваются и одновременно появляющиеся на выходах этих элементов сигналы соответствуют одному и тому же переданному и принятому двоичному элементу. 15

Сигнал с выхода элемента ИЛИ 49 подается на первый вход элемента

И 33; Сигнал с выхода элемента ИЛИ 50 подается на первый вход элемента

И 34. На вторые входы элементов 20

И ЗЗ и 34 подается инвертированный элементом НЕ 61 сигнал с третьего выхода блока 5 определения интервала выравнивания, т.е. с третьего входа блока -6 выравнивания. При раз- 25 ной электрической длине каналов разнесения на третьем выходе блока S определения интервала выравнивания вырабатывается сигнал "О", на выходе элемента .НЕ 61 будет сигнал "1" и сигналы с выходов элементов

ИЛИ 49 и 50 проходят через элементы И 33 и 34 на выходы элементов

ИЛИ 51 и 52 соответственно.

Аналогичным образом сигналы с выходов элементов ИЛИ 53 и 54 проходят на выходы элементов ИЛИ 57 и 58.

Во втором случае, т.е. при син- .хронном поступлении фазирующей комбинации по обоим каналам, на третьем

40 выходе блока 5 определения интервала выравнивания п6является сигнал

II 1 °

1 . Этот же сигнал на третьем входе блока 6 выравнивания, инвертированный элементом НЕ 61, запрещает про45 . ход сигналов от элементов ИЛИ 49, 50, 53 и 54 соответственно через элементы И 33, 34, 45, 46. Одновременно этот сигнал с третьего входа блока 6 выравнивания позволяет пройти через элементы И 35, 36, 47 и 48 соответственно сигналам от решающего блока 2 первого канала, от блока

3 оценки первого канала, от решаю-щего блока 2.второго канала и от блока 3 оценки второго канала, минуя элементы блока 6 выравнивания, обеспечивающие задержку сигналов.

Таким образом, как при разной, так и при одинаковой электрической длине каналов разнесения на выходах элементов ИЛИ 51, 52, 57 и 58, одно-. временно являющихся соответственно третьим, первым, четвертым и вторым выходами блока 6 выравнивания, появляются сигналы, соответствующие одному и тому же переданному по каналам разнесения сигналу.

Дальнейшая обработка принятых по каналам разнесения информационных сигналов происходит так же, как в известном устройстве Я .

Исправленные решающим блоком 2 по длительности двоичные сигналы одного канала третьего выхода, блока 6 поступают на один из входов блока 7 сравнения, на другой вход которого поступают исправленные решающим блоком 2 другого канала по длительности двоичные сигналы с четвертого выхода блока 6 выравнивания.

Принятые на входы блока 7 сравнения сигнал ошибки отсутствует (О), в противном случае на вход элемента

И 8 выдается с блока 7 сравнения сигнал ошибки (1). Одновременно управляющий сигнал с выхода блока 3 оценки, который осуществляет оценку надежности. принятого сигнала в соответствии с принятым критерием (по уровню принятого сигнала, по зоне устойчивого приема, по количеству дроблений и т.д.), через блок 6 выравнивания и его первый выход поступает на другой вход элемента И 8, выход которого соединен с управляющим входом элемента 9 запрета подключения выхода блока 1 приема на вход блока 10 передачи через элемент

ИЛИ 11.

С выхода элемента, И 8 другого ка-. нала инвертированный с помощью эле.мента НЕ 12 сигнал подается на один из входов элемента И-. НЕ 13, на другой вход которого подается сигнал с выхода элемента И 8 данного канала. С элемента И-НЕ 13 сигнал подается на управляющий вход элемента 14 запрета, на информационный вход которого подаются исправленные по длительности двоичные сигналы с выхода решающего блока 2 другого канала.

13

1119186

Если сигнал, переданный на разне- принят неправильно, подается сигнал, сенных частотах, принят в каждом принятый во втором канале канале правильно, то на выходе блока случае, когда в обоих каналах

7 сравнения и блока 3 оценки ошиб- блок 3 поки 3 оценки вырабатывают сигнал ки отсутствует и не выдается на оши ки, но значения принятого в обовход элемента 9 запрета сигнал блоки- .их каналах сигнала совпадают, на выРовки инфоРмационного выхода блока ходе б

:ходе лока 7 сравнения сигнал ошибки

1 приема на вход элемента ИЛИ 1 1. не появляется. На входах элемента

На входе элемента И-НЕ 13 каждого И-НЕ 13 в каждом канале сигналы канала, соединенного с выходом эле- 10 пр противоположны, на выходе элемента мента И 8 данного канала, будет

It И э — появляется сигнал "I", котосигнал О, а на другом входе элемен- ый рыи поступает на управляющий вход та - E ", соединенного через эле- элемент 14 мент И-НЕ 13, с выходом элемента элемента запрета данного канала, и на вход блока каждого канала подИ 8 другого канала, будет сигнал "1". 1З ключае ключается выход блока 1 приема этоНа выходе элемента И НЕ 13 в этом случае появляется запрещенный сиг- Наконе если в нал "1" пост ющий аконец, если в одном из каналов поступающий на,вход эле- блок 3 оЦенки вырабатывает сигнал мента 14 запрета, и выход блока 1 ошибки, а значения сигналов в обоих приема другого канала на вход блока 20 ка каналах совпадают, на выходе блока

10 передачи данного канала блоки- .7 сра руется. сРавнения сигнал ошибки не появляется. На входах элемента И-НЕ в каждом канале сигналы противопоЕсли в одном иэ каналов разнесе- ложны и в каждом канале на вход ния сигнап принят неправильно, то блока 10 передачи переключается выход на выходе блока 7 сравнения и блока блока 1 приема этого же канала. оценки данного канала появляется сигнал ошибки. С выхода элемента cтво Ретрансляции новых блоков

И 8 данного канала на вход его элемен- позволяет обеспечить ретрансляцию та 9. зацрета поступает сигнал блоки- 30 дискретной информации п и аз и овки вь р выхода. блока 1 приема данного электрической длине каналов разнесеканала на вхо акала на вход его блока 10 переда- ния за счет синхронизации обработки чи.; Этот же сигнал подается на один сигналов, поступающих по двум кана-. вход элемента И-НЕ 13 данного кана« лам разнесения. В результате при ла. В это же время на выходе элемен-И сохранении уровня достоверности инфорта И 8 другогб канала будет сигнал . мации, обеспечиваемого известным

0, в результате инвертирования устройством, расширяется область которого на второй вход элемента применения двухканального устройства

И-НЕ 13 пост упает сигнал 1 . На вы-, и оно может использоваться с каналаIt 1Ф

Ф ходе элемента И НЕ 13 вырабатывается 40 ми связи Разной электрической сигнал "0", посту