Устройство для сбора данных о работе эвм

Устройство для сбора данных о работе эвм

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ДЛЯ СБОРА ДАННЫХ О РАБОТЕ ЭВМ, содержащее узел зондов, блок дифференциальных приемников, узел формирования стробов, первьй шифратор , таймер, регистр режима, регистр ввода-вывода, мультиплексор, узел синхронизации, блок оперативной памяти и блок согласования форматов, информационный вход, управляющий вход-выход и информационный вход-выход которого соединены соответственно с информационным выходом блока оперативной п&мяти, управлякщим и информационньм входами-выходами устройства, вход и выход узла зондов подключены соответственно к первому информационному входу устройства и информационному входу блока дифференциальных приемников , первый и второй информационные выходы i oToporo соединены соответственно с входом узла формирования ctpoбов и пурвьм информационным входом регистра режима, выход узла формирования стробов подключен к входу первого шифратора, первым синхровходам регистров режима и ввода-вьгоода и входу управления режимом узла синхронизации, второй и третий синхровходы, второй информационный вход и выход регистра режима соединены соответственно с выходом первого шифратора, первым выходом узла синхронизации, информационным выходом таймера и первым информационным входом мультиплексора, информационный вход, второй синхровход и выход регистра ввода-вывода подключены соответственно к втором информационному выходу блока дифференциальных приемников, второму выходу узла синхронизации и второму информационному входу мультиплексора, входы упс равления запросами и управления синхронизацией таймера узла синхронизации (Л соединены соответственно с выходом признака блока оперативной памяти и выходом старшего разряда таймера, la выход мультиплексора подключен к информационному входу блока оперативной памяти, отличающееся тем, что, с целью расширения функциональных возможностей путем регистрации типа выполняемой команды, объе | ма массива обмена и среднего времени доступа к диску, оно содержит регист:о ры старших и младших разрядов таймера , регистры адреса и кода операции диска, счетчики запросов процессора и диска, второй и третий шифраторы, блок измерения работы диска и блок управления, включающий триггер измерения , триггер пуска, триггер сбоя, два элемента ИЛИ, четыре элемента И, два элемента задержки, узел элементов задержки, три дешифратора, триггер запроса байта, генератор импульсов , счетчик режима,триггер сбора

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) 3(511 G 06 F 15/36

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

AO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИОАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ,21 ) 3502498/1 8-24 (22) 21. 10. 82 (46) 30.10.84. Бюл. Ф 40 (72) В.Н.Заблоцкий, В.В.Грек, К.А.Кирин, Н.М.Торопов и С.Н.Баркетов (53) 681. 325 (088, 8) (56) 1. Патент США У 3599091, кл.. 324-73, опублик. 1971.

2. Авторское свидетельство СССР

i> 499566, кл.. G 06 F 9/10, 1976.

3. Патент США У 3818458, кл. 340-172.5, опублик. 1974 (прототип). (54) (57) УСТРОЙСТВО ДЛЯ СБОРА ДАННЫХ

О РАБОТЕ ЭВМ, содержащее узел зондов, блок дифференциальных приемников, узел формирования стробов, первый шифратор, таймер, регистр режима, регистр ввода-вывода, мультиплексор, узел синхронизации, блок оперативной памяти и блок согласования форматов, информационный вход, управляющий вход-выход и информационный вход-выход которого соединены соответственно с информационным выходом блока оперативной памяти, управляющим и информационньм входами-выходами устройства, вход и выход узла зондов подключены соответственно к первому информационному входу устройства и информационному входу блока дифференциальных приемников, первый и второй информационные выходы которого соединены соответственно с входом узла формирования сФробов и первым информационным входом регистра режима, выход узла формиро-, вания стробов подключен к входу первого шифратора, первым синхровходам ре. гистров режима и ввода-вывода и входу управления режимом узла синхронизации, второй и третий синкровходы, второй информационный вход и выход регистра режима соединены соответственно с выходом первого шифратора, первым выходом узла синхронизации, информационным выходом таймера и первым информационным входом мультиплексора, информационный вход, второй синхровход и выход регистра ввода-вывода подключены соответственно к втором- информационному выходу блока дифференциальных приемников, второму выходу узла синхронизации и второму информационному входу мультиплексора, входы управления запросами и управления синхронизацией таймера узла синхронизации соединены соответственно с выходом признака блока оперативной памяти ( и выходом старшего разряда таймера, ! с ! а выход мультиплексора подключен к информационному входу блока оперативной памяти, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей путем регистрации типа выполняемой команды, объема массива обмена и среднего времени доступа к диску, оно содержит регистры старших и младших разрядов таймера, регистры адреса и кода операции диска, счетчики запросов процессора и диска, второй и третий шифраторы, блок измерения работы диска и блок управления, включающий триггер измерения, триггер пуска, триггер сбоя, два элемента ИЛИ, четыре элемента И, два элемента задержки, узел элементов задержки, три дешифратора, триггер запроса байта, генератор импульсов, счетчик режима, триггер сбора

1121679 данных, триггер ожидания, триггер разрешения, триггер передачи данных, элемент ИЛИ-И, триггер записи, счетчик памяти, счетчик адреса, триггер переполнения, триггер чтения и триггер слова, причем выходы счетчиков запросов процессора и диска соединены с первым информационным входом регистра старших разрядов таймера, вход и выход второго шифратора подключены соответственно к выходу стар щего разряда таймера и первому синх- ровходу регистра старших разрядов таймера, второй синхровход, второй информационный вход и выход соединены соответственно с третьим выходом узла синхронизации, информационным выходом таймера и третьим информационным входом мультиплексора, синхровход, информационный вход и выход регистра младших разрядов таймера подключены соответственно к четвертому выходу узла синхронизации, информационному выходу таймера и четвертому информационному входу мультиплексора, информационный вход и выход управления синхронизацией блока измерения работы диска соединены соответственно с вторым информационным входом устройства и входом управления синхронизацией регистров диска узла синхронизации, вход и выход третьего шифратора подключены соответственно к выходу управления синхронизацией блока измерения работы диска и первому синхровходу регистра адреса диска, второй синхровход, первый и второй информационные входы и выход которого соединены соответственно с пятым выходом узла синхронизации, информационным выходом таймера, первым информационным выходом блока измерения работы диска и пятым

I информационным входом мультиплексора информационный вход, первый и второй синхровходы и выход регистра кода

1 операции диска подключены соответственно к второму информационному выходу и выходу управления синхронизацией блока измерения работы диска, шестому выходу узла синхронизации и шестому информационному входу мультиплексора, входы счетчиков запросов процессора и диска соединены соответственно с седьмым и восьмым выходами узла синхронизации, при этом первый вход триггера измерения подключен к выходу управления измерением блока согласования форматов и к первым входам триггера сбоя, триггера чтения и триггера запроса байта, второй вход которого соединен с выходом управления запросом блока согласования форматов и первым входом первого. элемента ИЛИ, вход сброса триггера а слова подключен к выходу начальной установки блока согласования форматов, первый вход и единичный выход триггера разрешения соединены с управляющим входом-выходом блока дифференциальных приемников и управляющим входом блока измерения работы диска, установочный вход, вход сброса и выход триггера пуска подключены соответственно к прямому и инверсному входам пуска устройства и входу генератора импульсов, выход которого соединен с входом узла элементов задержки, выход узла элементов задержки подключен к управляющему входу таймера, входу-выходу пуска узла синхронизации, входу регистрации запроса блока согласования форматов и первому входу первого элемента И, второй и третий входы и выход которого соединены соответственно с нулевым выходом триггера ожидания, единичным выходом триггера измерения и счетным входом счетчика режима, выход счетчика режима подключен к входу первого дешифратора, первый, второй, третий и четвертый выходы которого соединены соответственно с установочным входом и входом сброса триггера сбора данных, вторым и первым установочными входами триггера ожидания, вход сброса которого подключен к выходу второго элемента И, второй, третий и четвертый входы триггера разрешения соединены соответственно с единичным выходом триггера сбора данных, пятым выходом первого дешифратора и выходом третьего элемента И, установочный вход, вход сброса и единичный выход триггера передачи данных подключены соответственно к шестому и седьмому выходам первого дешифратора и входу регистрации сбоя блока согласования форматов, первый и второй входы и выход второго элемента ИЛИ соединены соответственно с первым и шестым выходами первого дешифратора и. входом сброса триггера переполнения, единичный выход и установочный вход которого подключены соответст1121679 венно к первым входам третьего и чет. вертого элементов И и выходу второго элемента И, второй и третий входы триггера измерения соединены соответственно с единичным выходом триггера пуска и седьмым выходом .первого дешифратора, вход сброса, установочный вход и единичный выход триггера сбоя подключены соответственно к седьмому выходу первого дешифратора, входувыходу контроля блока оперативной памяти и входу регистрации сбоя блока согласования форматов, третий и четвертый входы и единичный выход триг. гера запроса байта соединены соответственно с единичным выходом триггера слова, выходом первого элемента задержки и входом регистрации запроса блока согласования форматов, второй вход и выход первого элемента ИЛИ подключены соответственно к единичному выходу триггера слова и входу первого элемента задержки, вход сброса счетчика режима соединен с седьмым выходом первого дешифратора, вторые входы третьего и четвертого элементов И подключены к выходу узла элементов задержки, третий вход и выход четвертого элемента И соединены соответственно с единичным выходом триггера передачи данных и входом регистрации сбоя блока согласования форматов, установочный вход триггера слова подключен к входу-выходу контроля блока оперативной памяти, установочный вход, вход сброса и единичный выход триггера записи соединены соответственно с входом-выходом пуска узла синхронизации, выходом второго элемента задержки и первым входом элемента ИЛИ-И, второй и третий входы.и выход которого подключены соответственно к единичному выходу триггера чтения, выходу узла элементов задержки и счетному входу счетчика памяти, вход сброса которого соединен с выходом второго элемента задержки, первый и второй входы и перI вый и второй выходы второго дешифратора подключены соответственно к единичному выходу триггера записи, выходу счетчика памяти, входу-выходу контроля блока оперативной памяти и входу второго элемента задержки, счетный вход, вход сброса, информационный выход и выход переноса счетчика адреса соединены соответственно с вторым выходом второго дешифра

I тора, выходом третьего элемента И, 1 адресным входом блока оперативной памяти и входом третьего дешифратора, выход которого подключен к первому входу второго элемента И, второй и третий входы которого соединены соответственно с выходом узла элементов задержки и нулевым выходом тригге. ра слова, а второй, третий, четвертый, пятый и шестой входы триггера чтения подключены соответственно к выходу второго элемента задержки, нулевому выходу триггера слова, выходу узла элементов задержки, единичному выходу триггера передачи данных и выходу третьего дешифратора, блок измерения работы диска содержит пять элементов И, два элемента ИЛИ-НЕ, четыре триггера, три узла элементов И, регистр байта состояния, три дешифратора, узел элементов ИЛИ-И, два элемента задержки, регистр адреса, регистр кода операции, регистр операции, два счетчика, элемент ИЛИ, узел сравнения и регистр уставки, при этом первый и второй входы первого элемента И соединены соответственно с управляющим входом и первой группой информационных входов блока, выход первого элемента И подключен к первым входам первого и второго триггеров, второй вход первого триг-! гера соединен с второй группой информационных входов блока, третий вход первого триггера, второй вход второго триггера, первый вход третьего триггера и вход первого элемента ИЛИНЕ подключены к третьей группе информационных входов блока, входы первого элемента задержки и второго элемента ИЛИ-НЕ соединены с четвертой группой информационных входов блока, третий вход второго триггера подключен к выходу первого элемента эадержки, четвертые входы первого и второго триггеров и второй вход третьего триггера соединены с выходом первого элемента ИЛИ-НЕ, пятый вход первого триггера подключен к выходу второго элемента ИЛИ-НЕ, первый, второй, третий, че твертый, пятый входы и первый, второй и третий выходы пер. вого узла элементов И соединены соответственно с пятой группой информаци- онных входов блока, прямым и инверсным выходами первого . триггера, прямым и инверсным выходами второго триггера, третьим входом третьего триггера, 1121679 синхровходом регистра адреса и первым входом второго элемента И, второй вход и выход которого подключены соответственно к шестой группе информационных входов блока и синхровходу егистра кода операции, информационый вход и выход регистра кода операции соединены соответственно с. седьмой группой информационных входов блока и информационным входом регистра операции, первый и второй синхровходы которого подключены соответственно к выходу второго узла элементов И и выходу второго элемента задержки, информационный вход и выход регистра вдреса соединены соответственно с восьмой группой информационных входов блока и с первым информационным выходом блока, первый и второй входы и выход узла сравнения подключены соответственно к выходам регистра уставки и регистра адреса и четвертому входу третьего триггера, пятый вход которого соединен с выходом второго элемента задержки, информационный вход, синхровход и выход регистра байта состояния подключены соответственно к восьмой и девятой группам информационных входов блока и входу первого дешифратора, первый, второй и третий входы второго узла элементов И соединены соответственно с девятой группой информационных входов блока, выходом третьего триггера и выходом первого дешифратора, первый, второй и третий входы и выход узла элементов ИЛИ-И подключены соответственно к седьмой, восьмой и десятой группам информационных входов блока и первому входу третьего

Изобретение относится к вычислительной технике и может быть использо вано для сбора данных, характеризующих процесс функционирования электронной вычислительной машины (ЭВМ), с последующим применением этих данных для оптимизации ЭВМ и систем на этапе системного анализа.

Известны устройства для сбора дан. ных о работе ЭВМ, содержащие блок элемента И, второй вход которого сое. динен с выходом второго дешифратора, первый и второй входы и выход первого счетчика подключены соответственно к первому выходу первого узла элементов И, выходу третьего элемента И и входу третьего дешифратора информационный вход, первый, второй и третий управляющие входы и выход второго счетчика соединены соответственно с седьмой группой информационных входов блока, выходом четвер. того элемента И, выходом элемента ИЛИ, выходом третьего дешифратора и вторым информационным выходом блока, первый и второй входы четвертого триггера подключены соответственно к выходу второго узла элементов И и выходу второго элемента задержки, первый и второй входы и выход пятого элемента И соединены соответствен. но с выходом третьего триггера, выходом четвертого триггера и входом второго элемента задержки, выход регистра операции подключен к первому информационному выходу блока и входу второго дешифратора, первый и второй входы и выход третьего узла элементов И соединены соответственно с выходом второго дешифратора, выходом

1второго узла элементов И и выходом управления синхронизацией блока, первый и второй входы элемента ИЛИ подключены соответственно к выходам третьего узла элементов И и второго эле" мента задержки, а первый, второй и третий входы четвертого элемента И соединены соответственно с выходами третьего триггера, узла элементов ИЛИИ второго дешифратора. коммутации, вход которого через последовательно соединенные коммутатор контролируемых точек, блок согласования и блок усиления подключен к входу устройства, а также блок управления и блок логических пребразований, соединенные связями с блоком коммутации, выход которого соединен с входом. блока счетчиков, выход которого через буферный регистр подключен к

1121679 входу блока регистрации, управляющие входы блоков счетчиков, регистрации и буферного регистра соединены с со-. ответствующими входами блока управления 1

Однако количество одновременно регистрируемых сигналов в исследуемой

ЭВМ ограничено числом имеющихся зондов и счетчиков. Как правило, устройства (аппаратные мониторы) этого ти- 1ð па имеют двадцать счетчиков, при этом каждый счетчик может использоваться либо для измерения длительностей состояний (временных интервалов), либо для подсчета числа событий (изменений 15 состояний). Для регистрации логических переменных (например, кода причины прерывания, адреса. команды и т.д,) используется дешифратор, как правила, на четыре вХода и шестнадцать выходов 2р при этом число появлений каждой из шестнадцати логических переменных подсчитывается в своем счетчике. Очевидно, что такой разрядности для логических переменных недостатач»а. 25

Таким образом, необходимы устрой-.ства, позволяющие измерять не только среднее значение параметров, »о и строить гистограммы для палумарковских и имитационных моделей вычислительных систем и эффективно регистрировать логические персме»ные большой разрядности, а также устройства, в ко1 торых устранена линейная зависимость числа регистрируемых сигнал в от сосЗ5 тава оборудования.

Устройства (2) и f3), увавлс твoряющие перечисленным требава»иям, »спользуют принцип непрерывной врем»ной шкалы, относительно которой фик- 40 сируются значения логических переменных, так называемые трассавые аппаратные мониторы.

Наиболее близким к предлагземаму является устройство для сбора данных 45 о работе ЭВМ, содержащее узел зондов, . узел дифференциальных приемников, первый, второй и третий регистры процессора, регистр стробав, элемент ИЛИ, таймер, генератор, шифратор, узел приоритета и выборки, блок оперативной памяти и мини-ЭВМ, причем узел дифференциальных приемников через узел зондов последовательно соединен с центральным процессором измеряемой 55

ЭВМ, информационный выход узла дифференциальных приемников соответственно подключен к информационным входам первого, второго, третьего регистров процессора и регистра стробов, управляющий вход которого связан с управляющим выходом узла дифференциальных приемников, первыми управляющими входами первого, второго, тре» тьего регистров процессора и элемента ИЛИ, второй управляющий вход которого соединен с регистром стробов, третий управляющий вход элемента ИЛИ связан с первым управляющим входом узла приоритета и выборки и через таймер с генератором, выход элемента ИЛИ подключен к второму управляющему входу узла приоритета и выборки, первый управляющий выход которого соединен с таймером, вторыми управляющими входами первого, второго, третьего регистров процессора, первьп, второй, третий и четвертый информационные входы узла приоритета и выборки соответственно связаны с информационными выходами таймера, а также первого, второго и третьего регистров процессора, а второй управляющий выход узла приоритета и выборки через шифратор соединен с первым и»формационным входом блока аператив»ой памяти, второй информацио»ный вход которого связан с инфармациа»»ым выходам узла приоритета и выборки, блок оперативной памяти соединен двусторан»ими информационно-камандны. ми связями с мини-ЭВМ $3J.

Не остаткам извест»аго устройства являются ограниченные функциа»ввьные возможности.

Регистрация работы процессора »а уров»е ега состояний (Супервизорзадачв", "Ожидание-счет", "Стоп-работа"), а также фиксирование ключа программы, адресов канала и устрой11 ства по команде "Начать ввод-вывод адресов канала и устройства при появлении прерывания от ввода-вывода позволяет получить трассы работы прЬцессора и внешних устройств, в результате обработки которых получают входные данные для аналитических и имитационных моделей вычислительных систем. В прототипе активность внешних устройств рассматривается на уров. не "Занято-свободно" без распознавания типа выполняемой команды и обьема обмена. Регистрация на уровне

"Занято-свободно" достаточна для устройств с известными старт-стопными характеристиками, например устройстS

1121679 ва печати. Однако в современных вычислительных системах основным запоминающим устройством для хранения наборов данных является магнитный диск, эффективность работы которого влияет на работу системы в целом, при этом необходимо учитывать типы выполняемых команд, объемы обмена, частоты обращений к цилиндрам с конкретными адресами, среднее время доступа и т.п. 1О

Цель изобретения - расширение функциональных возможностей устройства путем регистрации типа выполняемой команды, объема массива обмена и среднего времени доступа к диску. 15

Поставленная цель достигается тем, .что в устройство содержащее узел зондов, блок дифференциальных приемников. узел формирования стробов,первый шиф .. ратор, таймер, регистр режима, регистр ввода-вывода, мультиплексор, узел синхронизации,блок оперативной памя" ти и блок согласования форматов, информационный вход, управляющий входвыход и информационный вход-выход которого соединены соответственно с . информационным выходом блока оперативной памяти, управляющим и информационным входами выходами устройства, вход и выход узла зондов подключены соответственно к первому информационному входу устройства и информационному входу блока дифференциальных приемников, первый и второй информационные выходы которого соединены соответственно с входом узла формирования стробов и первым информацион-. ным входом регистра режима, выход узла формирования стробов подключен к

40 входу первого шифратора, первым синхровходам регистров режима и вводавывода и входу управления режимом узла синхронизации, второй и третий синхровходы, второй информационный вход и выход регистра режима соединены соответственно с выходом первого шифратора, первым выходом узла синхронизации, информационным выходом таймера и первым информационным входом мультиплексора, информационный вход, второй синхровход и выход регистра ввода-вывода подключены соответственно к второму информационному выходу блока дифференциальных при. емников, второму выходу узла синхроЯ низации и второму информационному входу мультиплексора, входы управления запросами и управления синхронизацией таймера узла синхронизации соединены соответственно с выходом признака блока оперативной памяти и выходом старшего разряда таймера, а выход мультиплексора подключен к информационному входу блока оперативной памяти, введены регистры старших и младших разрядов таймера, ре-ю гистры адреса и кода операции диска, счетчики запросов процессора и диска, второй и третий шифраторы, блок измерения работы диска и блок управления, причем выходы счетчиков запросов процессора и диска соединены с первым информационным входом регистра старших разрядов таймера, вход и выход второго шифратора подключены соответственно к выходу старшего разряда таймера и первому синхровходу регистра старших разрядов таймера, второй синхровход, второй

I информационный вход и выход которого соединены соответственно с третьим выходом узла синхронизации, информационным выходом таймера и третьим информационным входом мультиплексора, синхровход, информационный вход и выход регистра младших разрядов таймера подключены соответственно к четвертому выходу узла синхронизации, информационному выходу таймера и четвертому информационному входу мультиплексора, информационный вход и выход управления синхронизацией блока измерения работы диска соединены соответственно с вторым информационным входом устройства и входом управления синхронизацией регистров диска узла синхронизации, вход и выкод третьего шифратора подключены соответственно к выходу управления синхронизацией блока измерения работы диска и первому синхровходу регистра адреса диска, второй синхровход, первый и второй информационные входы и выход которого соединены соответственно с пятым выходом узла синхронизации, информационным выходом таймера, первым информационным выходом блока измерения работы диска и пятым информационным входом мультиплексора, информационный вход, первый и второй сннхровходы и выход регистра кода операции диска подключены соответственно к второму информационному выходу и выходу управления синхронизацией бло-, .ка измерения работы диска, шестому выходу узла синхронизации и шестому

1121679 информационному входу мультиплексора, входы счетчиков запросов процессора и диска соединены соответственно с седьмым и восьмым выходами узла синхронизации, блок управления содержит триггер измерения, триггер пуска, триггер сбоя, два элемента ИЛИ, четыре элемента И, два элемента задержки, узел элементов задержки, три дешифратора, триггер запроса байта, 10 генератор импульсов, счетчик режима, триггер сбора данных, триггер ожидания, триггер разрешения, триггер передачи данных, элемент ИЛИ-И, триггер записи, счетчик памяти, счетчик !5 адреса, триггер переполнения, триггер чтения и триггер слова, причем первый вход триггера измерения подключен к выходу управления измерением блока согласования форматов и к 20 первым входам триггера сбоя, триггера чтения и триггера запроса байта, второй вход которого соединен с выходом управления запросом блока согласования форматов и первым входом 25 первого элемента ИЛИ, вход сброса триггера слова подключен к выходу начальной установки блока согласования форматов, первый вход и единичный выход триггера разрешения соедине50 ны с управляющим входом-выходом блока дифференциальных приемников и управляющим входом блока измерения работы диска, установочный вход, вход сброса и выход триггера пуска подклю-З5 чены соответственно к прямому и инверсному входам пуска устройства и . входу генератора импульсов, выход которого соединен с входом узла элементов задержки, выход узла элемен- 40 тов задержки подключен к управляющему входу таймера, входу — выходу пуска узла синхронизации, входу регистрации запроса блока согласования форматов и первому входу первого 45 .элемента И, второй и третий входы и выход которого соединены соответственно с нулевым выходом триггера ожидания, единичным выходом триггера измерения и счетным входом счетчика ре-50 жима, выход счетчика режима подключен к входу первого дешифратора, первый второй, третий и четвертый выходы которого соединены соответственно с установочным входом и входом сброса триггера сбора данных, вторым и первым установочными входами триггера ожидания, вход сброса которого подклю чен к выходу второго элемента И, 1 второй, третий и четвертый входы триггера разрешения соединены соответственно с единичным выходом триггера сбора данных, пятым выходом первого дешифратора и выходом третьего элемента И, установочный вход, вход сброса и единичный выход триггера передачи данных подключены собтветственно к шестому и седьмому выходам первого дешифратора и входу регистрации сбоя блока согласования форматов, первый и второй входы и выход второго, элемента ИЛИ соединены соответственно с первым и шестым выходами перво-. го дешифратора и входом сброса триггера переполнения, единичный выход и установочный вход которого подключены соответственно к первым входам третьего и четвертого элементов И и выходу второго элемента И, второй и третий входы триггера измерения соединены соответственно с единичным выходом триггера пуска и седьмым выходом пер" вого дешифратора, вход сброса, установочный вход и единичный выход триг.. гера сбоя подключены соответственно к седьмому выходу первого дешифратора входу-выходу контроля блока опе) ративной памяти и входу регистрации сбоя блока согласования форматов, третий и четвертый входы и единичный выход триггера запроса байта сое" динены соответственно с единичным выходом триггера слова, выходом первого элемента задержки и входом регистрации запроса блока согласования форматов, второй вход и выход первого элемента ИЛИ подключены соответственно к единичному выходу триггера слова и входу первого элемента задержки, вход сброса счетчика режима соединен с седьмым выходом первого дешифратора вторые входы третьего и четвертого элементов И подключены к выходу узла элементов задержки, третий вход и выход четвертого элемента И соединены соответственно с единичным выходом триггера передачи данных и входом регистрации сбоя блока согласования форматов, установочный вход триггера слова подключен к входу-выходу контроля блока оперативной памяти, установочный вход, вход сбро" са и единичный выход триггера записи соединены соответственно с входомвыходом пуска узла синхронизации, выходом второго элемента задержки и

9 1121 первым входом элемента ИЛИ-И, второй и третий входы и выход которого подключены соответственно к единичному выходу триггера чтения, выходу узла элементов задержки и счетному входу счетчика памяти, вход сброса которого соединен с выходом второго элемента задержки, первый и второй входы и первый и второй выходы второго дешифратора подключены соответственно к единичному выходу триггера записи, выходу счетчика памяти, входу-выходу контроля блока оперативной памяти и входу второго элемента задержки, счетный вход, вход сброса, 15 информационный выход и выход переноса счетчика адреса соединены соответственно с вторым выходом второго дешифратора, выходом третьего элемента И, адресным входом блока оператив- 2О ной памяти и входом третьего дешифратора, выход которого подключен к первому входу второго элемента И, второй и третий входы которого соединены соответственно с выходом узла элементов задержки и нулевым выходом триггера слова, а второй, третий, четвертый, пятый и шестой входы триггера чтения подключены соответственно к выходу второго элемен- ЗО та задержки, нулевому выходу триггера слова, выходу узла элементов задержки, единичному выходу триггера передачи данных и выходу третьего дешифратора, блок измерения работы диска содержит пять элементов И, два элемента ИЛИ-НЕ,четыре триггера, три узла элементов И, регистр байта состояния, три дешифратора, узел элементов ИЛИ-И, два элемента задержки, 40 регистр адреса, регистр кода операции, регистр операции, два счетчика, элемент ИЛИ, узел сравнения и регистр уставки, при этом первый и второй входы первого элемента И соеди- 45 нены соответственно с управляющим входом и первой группой информационных входов блока, выход первого элемента И подключен к первым входам первого и второго триггеров, второй 5б вход первого триггера соединен с второй группой информационных входов блока, третий вход первого триггера, второй вход второго триггера, первый вход третьего триггера и вход перво- 55

ro элемента ИЛИ-НЕ подключены к третьей группе информационных входов блока, входы первого элемента задерж"

679

10 ки и второго элемента ИЛИ-НЕ соединены с четвертой группой информационных входов блока, третий вход второго триггера подключен к выходу первого элемента задержки, четвертые входы первого и второго триггеров и второй вход третьего триггера соединены с выходом первого элемента ИЛИ-НЕ, пФтый вход первого триггера подключен к выходу второго элемента ИЛИ-НЕ, первый, второй, третий, четвертый, пятый входы и первый, второй и третий выходы первого узла элементов И ,соединены соответственно с пятой группой информационных входов блока, прямым и инверсным выходами первого триг1 гера, прямым и инверсным .выходами второго триггера, третьим входом третьего триггера, синхровходом регистра адреса и первым входом второго элемента И, второй вход и выход которого подключен соответственно к шестой .группе информационных входов блока и синхровходу регистра кода операций, информационный вход и выход регистра кода операций соедине. ны соответственно с седьмой группой информационных входов блока и информационным входом регистра операций, первый и второй синхровходы которого подключены соответственно к выходу второго узла элементов И и выходу второго элемента задержки, информационный вход и выход регистра адреса соединены соответственно с восьмой группой информационных входов блока и первым информационным выходом блока, первый и второй входы и выход узла сравнения подключены соответственно к выходам регистра уставки и ре гистра адреса и четвертому входу третьего триггера, пятый вход которого соединен с выходом второго элемента задержки, информационный вход, синхровход и выход регистра байта состояния подключены соответственно к восьмой и девятой группам информационных входов блока и входу первого дешифратора, первый, второй и третий входы второго узла элементов И соединены соответственно с девятой группой информационных входов блока, выходом третьего триггера и выходом первого дешифратора, первый, второй и третий входы и выход узла элементов ИЛИ-И подключены соответственно к седьмой, восьмой и десятой группам информаци-" онных входов блока и первому входу

Il 1121 третьего, элемента И, второй вход которого соединен с выходом второго дешифратора, первый и второй входы и выход первого счетчика подключены соответственно к первому выходу первого узла элементов И, выходу третьего элемента И и входу третьего дешифратора, информационный вход, первый, второй и третий управляющие входы и выход второго счетчика соединены со- lp ответственно с седьмой группой информационных входов блока, выходом четвертого элемента И, выходом элемента ИЛИ, выходом третьего дешифратора и вторым информационным выходом блока, первый и второй входы четвертого триггера подключены соответственно к выходу второго узла элементов И и выходу второго элемента задержки, пер: вый и второй входы и выход пятого эле-.

l мента И соединены соответственно с выходом третьего триггера, выходом четвертого триггера и входом второго эле мента задержки, выход регистра опера ции подключен к первому информаци- 25 онному выходу блока и входу второго дешифратора, первый и второй входы и выход третьего узла элементов И соединены соответственно с выходом второго дешифратора, выходом второго узла элементов И и выходом управления синхронизацией блока, первый и второй входы элемента ИЛИ подключены соответственно к выходам третьего узла элементов И и второго элемен— та задержки, а первый, второй и третий входы четвертого элемента И соединены соответственно с выходами третьего триггера узла элементов ИЛИИ и второго дешифратора.

На фиг. 1 показана блок-схема устройства для сбора данных о работе

ЭВМ, на фиг. 2 — схема узла формиро- вания стробов; на фиг. 3 — схема блока согласования форматов; на фиг. 4- 4> схема узла управления блоком согласования форматов, на фиг. 5 — схема мультиплексора на фиг. 6 — схема блока измерения работы. диска, на фиг. 7 и 8 — схема узла синхрониза- 50 ции, на фиг. 9 — схема блока оперативной памяти, на фиг. 10 — схема уз.ла местного управления, на фиг. 11 ; схема узла контроля, на фнг. 12— схема второго