Преобразователь угла поворота вала в код

Преобразователь угла поворота вала в код

Иллюстрации

Показать все

Реферат

 

1. ПРЕОБРАЗОВАТЕЛЬ УГЛА ПОВОРОТА ВАЛА В КОД, содержащий генератор импульсов, подключенный к входу делителя частоты, первый выход которого подключен к первому и второму входам, а второй выход - к третьему входу блока формирования синусоидального тока,, третий выход делителя частоты подключен к первому и второму входам, а четвертый выход к третьему входу блока формирования крсинусоидального тока первые выхода блоков формирования синусоидального и косинусоидального тока подключены к входам формирователя синусоидальных напряжений, выходы которого через усилитель подключены к одни выводам одной и другой перви ный обмоток фазовращателя, другие выводы которых подключены к четвертым входам блоков формирования синусоидального и косинусоидального токов соответственно, выводы вторичной обмотки фазовращателя подключены к входам формирователя импульсов, выходы разрядов делителя частоты подключены к одним входам блока управления , выходы которого подключены к одним вхорам арифметического блока , вторые выходы блоков формирования синусоидального и косинусоидального токов подключены к блоку сравнения амплитуд, выход которого подключен к пятым входам блоков формирования синусои альнр го и косинусоидального токов, отличающийся тем, что, с целью повышения точности преобразователя , в него введены синхронизатор , временной дискриминатор и блок преобразования тока в код, первый выход делителя частоты подключен к первому входу блока преобразования тока в код, выход формирователя импульсов подключен к первым входам синхронизатора и временного дискриминатора, второй и третий входы синхронизатора соединены соответственно с выходом младшего разряда делителя частоты и первым выходом блока преобразования тока в код, а выход подключен к дру«f гому входу блока управления и второму входу временного дискриминатора, второй и третий входы блока преобразования тока в кодсоединены соответственно с пятым выходом делителя частоты и выходом временного дискри-д минатора, а второй выход блока преобразования тока в код подключен к другому входу арифметического блока. 2. Преобразователь по п.1, о т личающийся тем, что блок преобразования тока в код содержит иJ тeгpaтop, компаратор, триггер, перВ1лй и второй злементы И, делитель частоты блока, счетчик, стабилизатор тока и ключ, первый вход блока через делитель частоты блока подключен к первому выходу блока и одному входу первого, элемента И, выход которого через счетчик подключен к второму выходу блока, второй вход блока подключен к синхронизирующему входу триггера и одному входу второго элемента И, третий вход блока подключен к одному входу .интегратор|1, выход которого через компаратор подключен к управляющему входу т риггера, выход триггера подключен к управляющему .входу ключа и другому входу второго

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) 3(51) G 08 С 9 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21)3629948/24-24 (22) 29 ° 07.83 (46) 30.10.84. Бюл.9 40 (72) О.А.Беляков, И.Я.Прокофьева, А.Н.Столяров и Л.Г.Матвеев (53) 681.325(088.8) (56) 1.Авторское свидетельство СССР

Р 367547, кл. Н 03 К 13/32, 1973 °

2. Авторское свидетельство СССР

9 G 1980, 3, Авторское свидетельство СССР

Р 858051, кл. G 08 С 9/04, 1980 (прототип) . (54)(57) 1. ПРЕОБРАЗОВАТЕЛЬ УГЛА ПОВОРОТА ВАЛА В КОД, содержащий генератор импульсов, подключенный к входу делителя частоты, первый выход которого подключен к первому и второму входам, а второй выход — к третьему входу блока формирования синусоидального тока,, третий выход делителя частоты подключен к первому и вто рому входам, а четвертый выход к третьему входу блока формирования косинусоидального тока первые выходы блоков формирования синусоидального и косинусоидального тока под.ключены к входам формирователя синусоидальных напряжений, выходы которого через усилитель подключены к одни выводам одной и другой первичный обмоток фазовращателя, другие выводы которых подключены к четвертым входам блоков формирования синусоидального и косинусоидального токов соответственно, выводы вторичной обмотки фазовращателя подключены к входам формирователя импульсов, выходы разрядов делителя частоты подключены к одним входам блока управления, .выходы которого подключены к одним входам арифметического блока, вторые выходы блоков формирования синусоидального и косинусоидального . токов подключены к блоку сравнения амплитуд, выход которого подключен к пятым входам блоков формирования синусоидального и косинусойдального токов, отличающийся тем, что, с целью повышения точности преобразователя, в него введены синхронизатор, временной дискриминатор .и блок преобразования тока в код, первый выход делителя частоты подключен к первому входу блока преобразования тока в код, выход формирователя импульсов подключен к первым входам синхронизатора и временного дискриминатора, второй и третий входы синхронизатора соединены соответственно с выходом младшего разряда делителя частоты и первым выходом блока преобразования тока в код, а выход подключен к дру- гому входу блока управления и второму входу временного дискриминатора, фу второй и третий входы блока преоб- %УФ разования тока в код соединены сост- С ветственно с пятым выходом делителя частоты и выходом временного .дискри минатора, а второй выход блока преобразования тока в код подключен к другому входу арифметического блока.

2. Преобразователь по п.1, о т л и ч а ю шийся тем, что блок преобразования тока в код содержит интегратор, компаратор,.триггер, первый и второй элементы Й, делитель частоты блока, счетчик, стабилизатор тока и ключ, первый вход блока через делитель частоты блока подключен к первому выходу блока и одному входу первого элемента И, выход которого через счетчик подключен к второму выходу блока, второй вход блока подключен к синхронизирующему входу триггера и одному входу второго элемента И, третий вход блока подключен к одному входу интегратора, выход которого через компаратор подключен к управляющему входу т риггера, выход триггера подключен к управляющему входу ключа и другому входу второго

1121691 элемента И, выход которого подключен к другому входу первого элемента И, стабилизатор тока подключен к

Изобретение относится к области автоматики и вычислительной техники и может быть использовано для связи аналоговых источников информации с цифровым вычислительным устройством. 5

Известен преобразователь угол код, содержащий фазовращатель, блок питания, преобразователь разности фаз во временной интервал, генератор импульсов,. триггеры, элементы И и два fP счетчика, один из которых подсчитывает количество импульсов генератора в пачках между старт- и стоп-импульсами, пропорциональное углу поворота, а другой счетчик считает количество пачек, определяющее время измерения угла. В преобразователе производится суммирование мгновенных значений угловых положений, т.е. интегрирование результатов измерения, что позволяет повысить точность преобразования за счет уменьшения погрешности, вызванной внешними и внутренними шумами jl) .

Недостатком такого преобразовате- р5 ля является погрешность, вызванная неопредепенностью расположения старти стоп-импульсов временного интервала относительно импульсов генератора.

Известен преобразователь угла поворота вала в код, содержащий блок преобразования угла поворота в последовательность временных интервалов, два блока синхронизации, генератор импульсов, счетчик, реверсивный счетчик, интегратор, два компаратора, источник эталонного напряжения, дешифратор, восемь триггеров, десять элементов И, четыре элемента ИЛИ, инвертор с соответствующими связями.

Известный преобразователь интегрирую- 40 щего типа путем точного измерения концов временных интервалов позволяет практически исключить погрешность дискретности (2) .

Недостатком преобразователя явля- 45 ется его сложность.

Наиболее близким техническим решением к данному является преобразователь угла поворота вала в код, содержащий генератор импульсов,подключенный к входу делителя частоты, первый выход которого подключен к первому и второму входам, а второй выход — к третьему входу бЛока формирования синусоидального тока, тре- 5 тий выход делителя частоты подключен информационному шкоду ключа, выход которого подключен к другому входу интегратора. к первому и второму входам, а четвертый выход — к третьему входу блока формирования косинусоидального тока, первые выходы блоков формирования синусоидального и косинусоидального тока подключены к входам формирователя синусоидальных напряжений, выходы которого через усилитель подключены к одним выводам одной и другой первичных обмоток фазовращателя, другие выводы которых подключены к четвертым входам блоков формирования синусоидального и косинусоидального токов соответственно, выводы вторичной обмотки фазовращателя подключены к входам формирователя импульсов, выходы разрядов делителя частоты подключены к одним входам блока управления, выходы которого подключены к одним входам арифмети ческого блока, вторые выходы блоков формирования синусоидального и косинусоидального токов подключены к блоку сравнения амплитуд, выход которого подключен к пятым входам блоков формирования синусоидального и косинусоидального токов, выход формирователя импульсов подключен к другому входу блока управления. Каждый из блоков формирования синусоидального и косинусоидального токов содержит компаратор фаз, формирователь импульсов, два элемента задержки, датчик токов (резистор), ключ, триггер, регулирующий элемент. Блок управления представляет собой регистр с входными ключами, информационные входы которых соединены с выходами разрядов делителя частоты, а управляющий вход — с выходом формирователя импульсов (3) .

Недостатком известного преобразователя является его невысокая точность, вызванная наличием погрешности дискретности.

Цель изобретения - повышение точности преобразователя.

Поставленная цель достигается тем, что в преобразователь угла поворота вала в код, содержащий генератор импульсов, подключенный к входу делителя частоты, первый выход которого подключен к первому и второму входам, а второй выход — к третьему входу формирования синусоидального тока, третий выход делителя частоты подключен к первому и второму входам, 1121691 а четвертый выход — к третьему входу блока формирования косинусоидального тока, первые выходы блоков формирования синусоидального и косинусоидального тока подключены к входам формирователя синусоидальных напря- 5 жений, выходы которого через усили- тель подключены к одним выводам одной и другой первичных обмоток фазовращателя, другие выводы которых под ключены к четвертым входам блоков 1Q формирования синусоидального и косинусоидального токов соответственно, выводы вторичной обмотки фазовращателя подключены к входам формирователя импульсов, выходы разрядов 15 делителя частоты подключены к одним входам блока управления, выходы которого подключены к одним входам арифметического блока, вторые выходы блоков формирования синусоидального и косинусоидального токов подключены к блоку сравнения аплитуд, выход которого подключен к пятым входам блоков формирования синусоидального и косинусоидального токов, введены синхронизатор, временной дискриминатор и блок преобразования тока в код, первый выход делителя частоты подключен к первому входу блока преобразования тока в код, выход формирователя импульсов ЗО подключен к первым входам синхронизатора и временного .дискриминатора, второй и третий входы синхронизатора соединены соответственно с выходом младшего разряда делителя частоты 35 и первым выходом блока преобразования тока в код, а выход подключен к другому входу блока управления и второму входу временного дискриминатора, второй и третий входы блока 4g преобразования тока в код соединены соответственно с пятым выходом де- . лителя частоты и выходом временного дискриминатора, а второй выход блока преобразования тока в Код подключен к другому входу арифметического блока.

Блок преобразования тока в код содержит интегратор, компаратор, триггер, первый и второй элементы И, делитель . частоты блока, счетчик, стабилизатор тока и ключ, первый вход блока через делитель частоты блока подключен к первому выходу блока и одному входу первого элемента И, выход которого через счетчик 55 подключен к второму выходу блока, второй вход блока подключен к сиихронизирующему входу триггера и одному входу второго элемента И, третий вход блока подключен к одному вхо- Я) ду интегратора, выход которого через компаратор подключен к управляющему входу триггера, выход триггера подключен к управляющему входу ключа и другому входу второго элемента И, выход которого подключен к другому входу первого элемента И, стабилизатор тока подключен к информационному входу ключа, выход которого подключен к другому входу интегратора.

На фиг.l представлена структурная схема преобразователя; на фиг.2 структурная схема блока преобразования тока в код.

Преобразователь угла поворота вала в код содержит кварцевый генератор l, делитель 2 частоты,:блоки

3 и 4 формирования синусоидального и косинусоидального токов, фазовращатель 5, блок 6 сравнения амплитуд, формирователь 7 синусоидальных напряжений, усилитель 8, формирователь 9 импульсов, синхронизатор 10, временной дискриминатор 11, блок 12 преобразования тока в код, блок 13 управления и арифметическйй блок 14. Идентичные по структуре блоки 3 и 4 формирования синусоидального и косинусоидального токов со держат соответственно компараторы

15 и 16 фаз, формирователи 17 и 18 импульсов, управляемые элементы 19

20 задержки, датчики 21 и 22 тока, ключи 23 и 24, триггеры 25 и 26 с раздельными входами и регулирующие элементы 27 и 28.

Выход кварцевого генератора 1 соединен с входом делителя 2 частоты, к первому выходу которого подключены первый и второй входы, а к второму выходу — третий вход блока 3 формирования синусоидального тока, к третьему выходу делителя 2 частоты подключены первый и второй входы, а к его четвертому выходу третий вход блока 4 формирования косинусоидального тока. Четвертые входы блоков 3 и 4 формирования синусоидального и косинусоидального токов соединены с входными обмотками фазовращателя 5, к которым через усилитель 8 подключен выход формирователя 7 синусоидальных напряжений, входы которого соединены с первыми выходами блоков 3 и 4 формирования синусоидального и косинусоидального токов. Вторые выходы блоков 4 и 3 соединены с соответствующими входами блока 6 сравнения амплитуд, выход которого подключен к пятым входам этих блоков. Выходная обмотка фазовращателя 5 соединена с входами формирователя 9 импульсов, выход которого соединен с первым входом синхронизатора 0 и первым входом временного дискриминатора 11.. Второй 7 вход синхронизатора 10 соединен с выходом младшего разряда делителя 2 частоты. Одни входы блока 13 управления соединены с выходами разрядов делителя 2 частоты. Первый вход блока 12 соединен с.первым выходом де1121691

50 лителя 2 частоты, а второй вход — с пятым выходом делителя 2. Выход син- хронизатора 10 соединен с другим нходом блока 13 управления и вторым входом временного дискриминатора 11, выход которого соединен с третьим входом блока 12. Выходы блока 13 управления подключены к одним входам арифметического блока 14.Первый и второй .выходы блока 12 подключены к третьему входу. синхронизатора 10 и 10 другому входу арифметического блока

14.

Блок 12 преобразования тока в код (фиг.2) содержит интегратор 29, компаратор 30, триггер 31, два злемен- 15 та И 32, 33, делитель 34 частоты, двоичный счетчик 35, ключ 36 и стабилизатор 37 тока, Первый нход интегратора 29 соединен с третьим входом блока 12, а второй вход — с выходом ключа 36, один вход которого подключен к выходу стабилизатора 37 тока. Выход интегратора 29 соединен с входом кампаратора 30, выход которого соединен с первым входам триггера 31, второй вход которого соединен с вторым входом блока 12 и подключен к одному входу элемента

И 32. Выход триггера 31 подключен к второму входу ключа 36 и другому входу элемента И 32, а первый нход блока 12 через делитель 34 частоты подключен к первому выходу блока 12 .и к одному входу элемента И 33, другой вход которого соединен с выходом элемента 32 И, а выход через 35 счетчик 35 подключен к второму выходу блока.

Преобразователь работает следующим образом.

Кварцевый генератор 1 вырабатывает стабильные по ча"тате импульсы, которые делитель 2 частоты делит н 2 раз, где h — число его рази рядов, вырабатывая временную кодовую маску. Одновременно делитель 2 частоты вырабатывает опорные меандры для блоков 3 и. 4 формирования синусоидального и косинусоидального токов питания фазовращателя 5, осуществляющих привязку нулей фаз этих токов к опорным меандрам за счет временной задержки последних, благодаря чему обеспечивается точное поддержание 90 -ного. сдвига пио тающих токов, Кроме того, при совместной работе блоков 3 и 4 формиро- 5S нания синусоидального и косинусоидального токов и блока 6 сравнения амплитуд обеспечивается точная установка и стабилизация равенства амп,литуд питающих токов. 60

Импульсы с выходов блоков 3 и 4

J формирования синусоидального и косй нусоидального токон поступают на входы формирователя 7 синусоидальных напряжений и далее через усилитель 8 g5 на входные обмотки фаэовращателя 5.

Напряжение с выходной обмотки .фазонращателя 5 поступает на вход формирователя 9 импульсов, вырабатывающего фазовые импульсы, временное положение последних пропорционально углу поворота ротора фаэовращателя 5. Фаэоные импульсы поступают на вход синхронизатора 10, на второй вход которого приходят импульсы младшего разряда с выхода разрядов делителя 2 частоты, а на третий вход — сигнал разрешения с перного выхода блока 12.

Синхронизатор 10 вырабатывает импульсы записи после прихода сигнала разрешения.

Период следования импульсов записи равен периоду питающих фазовращатель 5 напряжений. Время задержки импульсов записи относительно первого фазового импульса после прихода сигнала разрешения (совпаде-ние с к -м, например вторым, импульсом младшего разряда) выбирается, исходя иэ максимальной скорости изменения угла поворота, так, чтобы за время измерения угла фазовый импульс записи всегда отставал от фазового импульса.

Импульсы записи с выхода синхронизатора 10 поступают на блок

13 управления и переписывают его содержимое н арифметический блок 14.

Одновременно фазовый импульс с выхода формирователя 9 импульсов поступает на первый вход временного дискриминатора 11, на второй вход которого приходят импульсы записи с выхода синхронизатора 10.Временной дискриминатор 11 преобразует нременной интервал между импульсами формирователя 9 импульсов и фронтом импульса записи синхронизатора 10 в импульс тока положительной полярности. С выхода временного дискриминатора 11 импульсы тока поступают на третий вход блока 12, I

3а нремя измерения, в N раэ превышающее период питающих фазовращатель 5 токов, блок 12 суммирует. импульсы тока с выхода временного дискриминатора 11 и преобразует среднюю величину тока в m --разрядный двоичный код. Импульсы moxa, поступающие на вход блока 12, заряжают его конденсатор по линейному закону до напряжения срабатывания компаратора 30.

После срабатывания компаратора 30 первый импульс младшего разряда делителя 2 частоты переводит триггер 31 в противоположное состояние, при этом замыкается ключ 36, и на другой вход интегратора 29 поступает разряжающий ток стабилизатора 37 тока. Напряжение на выходе интегратора 29 уменьшается до напряжения срабатывания компаратора 30, после чего ближайший импульс младшего разряда

1121691 возвращает триггер 31 в исходное состояние, ключ 36 размыкается.

Далее цикл работы повторяется.

Время измерения тока в преобразователе 12 ток — код определяется количеством разрядов делителя 34 частоты, на вход которого поступают опорные меандры периода Т с первого выхода делителя 2 частоты. Делитель

34 подсчитывает импульсы младшего разряда, которые проходят через эле- 10 менты И 32, 33 во время заряда конденсатора интегратора 29 за время измерения, определяемое коэффициентом ,передачи делителя 34 частоты, и преобразует число импульсов в m - разряд-. ный дополнительный двоичный..код.Этот код с выхода блока 12 поступает на второй вход арифметического блока 14, осуществляющего суммирование этого кода с и -разрядным кодом, поступающим на его первый. вход с выхода блока 13 управления. На выходе арифметического блока образуется суммарный двоичный код.

Таким образом, введение в преобразователь временного дискриминатора, блока 12 преобразования тока в код. и синхронизатора при указанном их соединении позволяет повысить точность преобразователя за счет уменьшения погрешности дискретности преобразования без повышения частоты кварцевого генератора путем увеличения разрядности преобразователя на,т разрядов, а также за счет уменьшения погрешности от влияния внешних и внутренних шумов путем интегрирования результатов измерения.

Экономический эффект от использования преобразователя определяется его техническим преимуществом.

1121691

ыГ Z

Составитель A.Ñìèöíîâ

Редактор О.Колесникова Техред М.Гергель Корректор С.Шекмар

Заказ 7985/39 Тираж 568 Подписное

BHHHIIH Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д.4/5

Филиал ППП Патент, r.Óæãîðîä, ул.Проектная, 4