Преобразователь балансно-модулированных сигналов переменного тока в код

Преобразователь балансно-модулированных сигналов переменного тока в код

Иллюстрации

Показать все

Реферат

 

1. ПРЕОБРАЗОВАТЕЛЬ БАЛАНСНО-МОДУЛИРОВАННЫХ СИГНАЛОВ ПЕРЕМЕННОГО ТОКА В КОД, содержащий первый и второй умножители, аналоговые входы которых соединены с первым и вторым выходами источника балансномодулированных сигналов, а выходы подключены к первому и второму входам сумматора, выход сумматора последовательно соединен с усилителем, фаэочувствительным выпрямителем, регулятором частоты и реверсивным счетчиком, выходы разрядов -которого подключены к входам блока преобразователя кода в коды косинуса, первый и второй выходы которого подключены к цифровым входам первого и второго умножителей, отличающийся тем, что, с целью повышения точности преобразователя , в него введены k дополнительных умноямтелей, аналоговые входы которых соединены с соответстg вующими выходами источника балансно-модулированных сигналов, цифровые входы соеданены с дополнительными выходами блока щ)еобразова1шя кода в коды косинуса, а вьтходы подп ключены к входам сумматора.

СОЮЗ СОВЕТСНИХ

NNVI

РЕСПУБЛИК (19) (И) з(ю С 08 С 9 00

1 ". с

ОПИСАНИЕ ИЗОБРЕТЕНИЯ н дв"июскомм свидетельству

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ГЮ ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТЮ (21) 3619805/24-24 (22) 13.07.83 (46) 07.11.84. Вюл. Ф 41 (72) И.А. Егоров и О.Е; Чеботаев (53) 681.325(088.8) (56) 1. Вульвет Дж. Датчики в цифровых системах. М., Энергоиэдат, 1981, с. 153, рис. 6, 11.

2. Зверев А.Е. и др. Преобразователи угловых перемещений в цифровой код. Л., "Энергия", 1974, с. 143, рис. 67 (прототип). (54) (57) 1. ПРЕОБРАЗОВАТЕЛЬ БАЛАНСНО-ИОДУЛИРОВАНН61Х СИГНАЛОВ HKPENEHНОГО ТОКА В КОД, содержащий первый и второй умножители, аналоговые входы которых соединены с первым и вторым выходами источника балансномодулированных сигналов, а выходы подключены к первому и второму входам сумматора, выход сумматора последовательно соединен с усилителем, фаэочувствительным выпрямителем, регулятором частоты и реверсивным счетчиком, выходы: разрядов которого подключены к входам блока преобразователя кода в коды косинуса, первый и второй выходы которого подключены к цифровым входам первого и второго умножителей, о тл и ч а ю шийся тем, что, с целью повышения точности преобразователя, в него введены k дополнительных умножителей, аналоговые входы которых соединены с соответст" вующими выходами источника баланс- Я но-модулированных сигналов, цифровые входы соединены с дополнительными выходами блока преобразования кода в йоды косинуса, а выходы под-„ ключены к входам сумматора. Я

1 323043

2, Преобразователь по и. 1, отличающийся тем, что блок преобразования коца в коды косинуса содержит сумматор, входной регистр, источник кода смещения фаз. два сумматора по модулю два, запоминающее устройство, (k+.2) выходных регистра, последовательно соединенные генератор импульсов, счетчик и дешифратор, выходы которого подключены к управляющим входам соответствующих (k + 2) выходных регистров, входы блока подключены к первым информационным входам входного регистра, первый управляющий вход которого соединен с первым выходом дешифратора, вторые информационные входы соединены с выходом сумматора, а второй управляющий вход соединен с выходом генератора импульсов, выходы входного регистра подключены к одним входам сумматора, другие входы котороИзобретение относится к автоматике и вычислительной технике и может быть испольэовфИо в преобразователь угла поворота вала в код с многофазными датчиками угла.

Известен следящий преобразователь балансно-модулированных сигналов переменного тока формата синусно-косинусного вращающегося трансформатора в цифровой сигнал, содержащий последовательно соединенные усилитель, демодулятор с фильтром, интегратор, преобразователь напряжение-частота, реверсивный счетчик, дешифратор и селектор квадранта, первый и второй входы которого являются входами преобразователя, а первый и второй выходы подключены через первый и второй функциональные умножители соответственно к входам усилителя, выход счетчика, являющийся выходом преобразователя соединен также с цифровыми входами первого и второго функциональных умножителей (I) .

Недостатком такого преобразователя является его ие высокая точность. го подключены к источнику кода смещения фаз, выход предпоследнего старшего разряда входного регистра подключен к одним входам первого сумматора по модулю 2, другие вхо4 ды которого подключены к выходам остальных младших разрядов входного регистра, а выходы подключены к входам запоминающего устройства, выход последнего старшего разряда входного регистра подключен к одним входам второго сумматора по модулю

2 и через инвертор — к старшим информационным входам выходных регистров, выходы запоминающего устройства подключены к другим входам . второго сумматора по модулю 2, выходы которого подключены к младшим информационным входам выходных регистров, а выходы выходных регистров подключены к первому второму и дополнительным выходам блока.

Наиболее близким техническим решением к изобретению является преобразователь балансно-модулированных сигналов переменного тока в код, содержащий первый и второй умножители, аналоговые входы которых соединены с первым и вторым выходами источника балансно-модулированных сиг налов, а выходы подключены к пер1О вому и второму входам сумматора, выход сумматора последовательно соединен с усилителем, фазочувствительным выпрямителем, регулятором часто. ты и реверсивным счетчиком, выходы

11 разрядов которого подключены к входам блока преобразования кода в коды косинуса, первый и второй выходы которого подключены к цифровым входам первого и второго умножите2Î лей (2).

Недостатком известного преобразователя является его невысокая точность.

Цель изобретения — повышение точности преобразователя.

Поставленная цель достигается тем, что в преобразователь балансно1123043 модулированных сигналов переменного тока в код, содержащий первый и второй умйожители, аналоговые входы которых соединены с первым и вторым выходамй источника балансно-модулированных сигналов, а выходы подключены к первому и второму входам сумматора, выход сумматора последовательно соединен с усилителем, фазочувствительным выпрямителем, регулятором частоты и реверсивным счетчиком, выходы разрядов которого подключены к входам блока преобразования кода в коды косинуса, первый и второй выходы которого подключены к цифровым входам первого и второго умножителей,.введены дополнительных умножителей, аналоговые входы которых соединены с соответствую" щими выходами источника балансномодулированных сигналов, цифровые входы соединены с дополнительными выходами блока преобразования кода в коды косинуса, а выХоды подключены к входам сумматора.

Блок преобразования кода в коды косинуса содержит сумматор, входной регистр, источник кода смещения фаз, два сумматора по модулю два, запоминающее устройство, (k + 2) выходных регистра, последовательно соединенные генератор импульсов, счетчик и дешифратор, выходы которого подключены к управляющим входам соответствующих (К + 2) выходных регистров, входы блока подключены к первым информационным входам входного регистра, первый управляющий вход которого соединен с первым выходом дешифратора, вторые информационные входы соединены с выходом сумматора, а второй управляющий вход соеди нен с выходом генератора импульсов, выходы входного регистра подключены к одним входам сумматора, другие входы которого подключены к источнику кода смещения фаэ, выход предпоследнего старшего разряда входного регистра подключен к одним входам первого сумматора по модулю 2, другие входы которого подключены к выходам остальных младших разрядов входного регистра, а выходы подключены к входам запоминающего устройства, выход последнего старшего раз. ряда входного регистра подключен к . одним входам второго сумматора по модулю 2 и через инвертор — к старФазочувствительный выпрямитель

4 предназначен для выделения напряжения пропорционального синусу рас, 5 согласования угла Ф и кода Н.

Регулятор 5 частоты предназначен для формирования последовательности кмпульсов с соответствующей частотой следования и их знака (импульсы цо50 даются на суммирующий или вычитающий входы счетчика 6). В регуляторе

5 может быть использована опорная высокая частота (например, с применением кварца) или генератор частоты, управляемый напряжением рас55 согласования. Возможна реализация различных законов регулирования (в том числе и пропорционально ин-. тегрально-дифференциального).

40 шим информационныч входам выходных регистров, выходы запоминающего устройства подключены к другим входам второго сумматора по модулю 2, выходы которого подключены к младшим информационным входам выходных регистров, а выходы выходных регистров подключены к первому, второму и дополнительным выходам блока.

На фиг. 1 представлена структурная схема преобразователя; на фиг. 2 — блок преобразования кода в коды косинуса.

Преобразователь содержит умножителей 1, аналоговые входы которых являются входами преобразователя, последовательно соединенные сумматор 2, усилитель 3, фаэочувствительный выпрямитель 4, регулятор

5 частоты и реверсивный счетчик 6, выходы разрядов которого, являющиеся выходами преобразователя, соединены с входами блока 7 преобразования кода в коды косинуса, выходы блока 7 соединены с цифровыми входами соответствующих умножителей 1, выходы которых подключены к входам сумматора 2.

Умножитель 1 предназначен для умножения входного аналогового нап" ряжения на код, поступающий с выходов блока 7, результат умножения представлен на выходе умножителей

1 аналоговым напряжением.

Сумматор 2 предназначен для нахождения суммы аналоговых сигналов с выходов умножителей 1. Сумматор

2 и усилитель 3 могут быть реализованы совместно на операционном усилителе.

1123043

t5

Блок 7 преобразования кода в ко= ды косинуса предназначен для фор,мирования кодов cos И, С08 (И Ф ) f08 (И + (К + 1)» Дц в соответствии с кодом И на выходе реверсивного счетчика 6. Блок 7 преобразования кода в коды косинуса содержит последовательно соединенные генератор 8 импульсов, счетчик 9 и дешифратор 10, выходы которого подключены к управляющим входам соответствующих (К + 2) выходных . регистров 11, входы блока 7 подключены к первым информационным входам входного регистра 12, первый, управляющий вход которого соединен с первым выходом дешифратора 10, вторые информационные входы соединены с выходом сумматора 13„ а второй управляющий вход соединен с выходом генератора 8 импульсов, выходы входного регистра 12 подключены к одним входам сумматора 13, дру. гие входы которого подключены к источнику 14 кода смещения фаэ, выход предпоследнего старшего разряда входного регистра 12 подключен к одним входам первого сумматора

t5 по модулю 2, другие входы которого подключены к выходам остальных .младших разрядов входного регистра

12, а выходы подключены к входам запоминающего устройства t6 выход . последнего старшего разряда входного регистра 12 подключен к одним входам второго сумматора 17 по иоду. лю 2 и через инвертор 18 к старшим информационным входам выходных регистров 11, выходы запоминающего устройства 16 подключены к другим входам второго сумматора 17 по модулю 2, выходы которого подключены к младшим информационным входам регистров 11, выходы регистров 11 подключены к выходам блока 7.

Преобразователь работает следующим образом. .На аналоговые входы умножителей поступает система напряжений

U.t U sin at,, U< = U sin(at, +

4% () ° r

k+1 2 л

0 2 ЮПвдп 4, + (" + 1) ( а на их цифровые входы соответственно поступают коды cos И, 2О сов (О+ — ), ..., CasfN+

+ (М + 1) „, ) . Умножители 1

55 формируют систему напряжений U;

= 11. --(. + (,;,1-. ° +

+ i 1," ) . Сумматор 2 формирует сигнал, пропорциональный синусу разности угла Ж и кода N.

Этот сигнал усиливается усилителем 3. Фазочувствительный выпрямитель 4 вьщеляет напряжение, пропорциональное sin (®. — N). Регулятор

5 частоты в зависимости от знака

sin (at — И) подает импульсы на суммирующий или вычитающий входы реверсивного счетчика 6, о ксду И которого на выходе блока 7 формируются коды cos (И + i " . Преоб° н +г1 разователь будет сбалансирован, если N = at . Направление рассогласования определяется рассогласованием углами. и кода N, так как фаза выходного сигнала изменяется на 11 при изменении знака разности углов.

Блок 7 работает следующим образом. На счетчик 9 поступает тактовая частота с генератора 8, код с выхода счетчика 9 поступает на дешифратор 10. При наличии уровня логической "1" на первом выходе дешифратбра 10 происходит запись в регистр

12 кода N с выходов реверсивного счетчика 6, этот код через сумматор

15 по модулю 2 поступает на вход постоянного запоминающего устройства 16, в котором записаны коды

cos N для углов 0-90 . Старший разо ряд кода И используется для инвертирования кода. cos И на выходе постоянного запоминающего устройства

16 при отрицательных значениях функ. ции cos И с помощью сумматора 1?.

Если код И соответствует убывающему участку функции cos N, то предпоследний старший разряд кода N используется для инвертирования кода, поступающего на вход постоянного запоминающего устройства 16. Код с выхода сумматора 17, а также инвертированный разряд кода И с инвер. тора 18 поступает на регистры 11, и в соответствии с позиционным кодом на выходе дешифратора tO осуществляется запись в соответствующий регистр 11. При каждом импульсе тактовой частоты осуществляется также запись в регистр 12 с выхода сумматора 13 кода, образованного суммирова-( нием содержимого регистра 12 с кон- 1

1123043

«(a+tl 3

Составитель А. Смирнов

Редактор Н. Данкулич Техред С.Легеза Корректор И. Муска

Заказ 8143/40 Тираж 568

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1!3035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

2н стантой „, поступающей с источника 14 . Частота генератора 8 должна быть больше частоты из-менения кода не менее, . чем в (K + 2) раэ.

Предлагаемый преобразователь по сравнению с известным позволяет более точно осуществить преобразование угла в код . Экономический эффект от использования изобретения определяется его техническим преимуществом.