Устройство для сопряжения

Устройство для сопряжения

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ, содержащее группу из п разрядных буферных сдвиговых регистров, первую группу КЗ и элементов И, триггер сийкронизации , причем информационные входы первых разрядов буферных сдвиговых регистров группы образуют группу информационных входов устройства, информационные выходы последних разрядов буферных сдвиговых регистров группы образуют группу информационных выходов устройства, первые элементов И первой группы объединены и являются тактовьм устройства , синхровход триггера синхронизации является входом чтения устройства , выход каждого из элементов И первой группы соединен со входом сдвига одноименного разряда буферных сдвиговых регистров группы, отличающееся тем, что, с целью увеличения быстродействия устройства, в него введены группа триггеров признака наличия информации , вторая группа из п элементов И, причем первый вход первого элемента И второй группы является входом признака наличия информации устройства, прямой выход последнего триггера признака наличия информации группы соединен с установочным вхо дом триггера синхронизации и является выходом готовности устройства, прямой выход первого триггера признака наличия информации группы соединен с первым входом второго элемента И второй группы и является выходом переполнения устройства второй, вход каждого из элементов И первой . группы соединен соответственно с выходом одноименного элемента И втброй группы, с первым установочным входом одноименного триггера признака наличия информации группы и со вторым установочным входом предьщу щего триггера признака наличия информации группы, вторые входы элементов И второй груйпы соединены с инверсными выход га одноименные И 1 триггеров признака наличия информации группы, прямые выходы которыз соединены соответственно с первыми входами последующих элементов И sj о второй группы, синхровходы триггеров признака наличия информации группы соединены с первыми входами элементов И первой группы, второй , установочный вход последнего триггера признака наличия информации сое-. динен с выходом триггера синхронизации .

,„90„„1124276 A

СОЮЗ СОВЕТСНИХ Я

РЕСГ1УБЛИН

sue G 06 F 3/04

ГОСУДАРСТ8ЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ г

ОПИСАНИЕ ИЗОБРЕТЕНИЯ И." . "„/

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ I a;;, „,„. (21) 3613393/24-24 (22) 30.06.83 (46) 15.11.84. Бюл. 1« 42 (72) С.Ф.Иванов (71) Куйбышевский институт инженеров железнодорожного транспорта (53) 681.325(088.8) (56) 1. Авторское свидетельство CCCP и 488202, кл. G 06 F 3/04, 1968.

2. Авторское свидетельство СССР

1« 739516, кл. G 06 F 3/04, 1970. (54)(57) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ, содержащее группу из п разрядных буферных сдвиговых регистров, первую группу из ri э rлrеBмMеBнHтTоoв B ИH, триггер синхронизации, причем информационные входы первых разрядов буферных сдвиговых регистров группы образуют группу информацнонньм входов устройства, информационные выходы последних разрядов буферных сдвиговых регистров .. группы образуют группу информационных выходов устройства, первые входы элементов И первой группы объединены и являются тактовым входом устройства, синхровход триггера синхронизации является входом чтения устрой..ства, выход каждого из элементов И первой группы соединен со входом сдвига одноименного разряда буферных сдвиговых регистров группы, о т— л и ч а ю щ е е с я тем, что, с целью увеличения быстродействия устройства, s него введены группа триггеров признака наличия информа ции, вторая группа из п элементов И, причем первый вход первого

° элемента И второй группы является входом признака наличия информации устройства, прямой -выход последнего триггера признака наличия информации группы соединен с установочным входом триггера синхронизации и являет. ся выходом готовности устройства, прямой выход первого триггера признака наличия информации группы соединен с первьж входом второго элемента И второй группы и является выходом переполнения устройства, второй» вход каждого из элементов И первой группы соединен соответственно с выходом одноименного элемента И вто- Я рой группы, с первым установочным входом одноименного триггера признака наличия информации группы и со вторым установочным входом предыдущего триггера признака наличия информации группы, вторые входы элементов И второй группы соединены с инверсными выходами одноименных триггеров признака наличия инфор- 3Я мации группы прямые вьмоды которыя «фЬ соединены соответственно с первыми ф входами последующих элементов И второй группы, синхровходы тригге-. фф ров признака наличия информации группы соединены с первыми входами элементов И первой группы, второй установочный вход последнего тригге- . ра признака наличия информации соединен с выходом триггера синхронизации °

1124276

Изобретение относится к вычислительной технике и может быть использовано при построении информационных систем, в которых требуется организовать обмен информацией между устройствами, работающими с разной скоростью.

Известно устройство для сопряжения, содержащее буферный запоминающий блок, дешифратор, маркерный ре- 10 гистр, триггер, два элемента задержки, два вентиля, элемент ИЛИ-НЕ, формирователь импульсов.

Устройство осуществляет одновременно запись информации в одну ячей- 15 ку буферного запопынающего блока и считывание из другой ячейки. Эти ячейки выделяются дешифратором (I ).

Недостатками этого устройства являются большие сложность и аппа- 20 ратурные затраты, неоднородность в структуре устройства.

Известно также устройство для сопряжения, содержащее память, состоящую из сдвиговых регистров памя- 25 ти, дополнительный сдвиговый регистр, группу элементов ИМПЛИКАЦИЯ, группу элементов И и узел синхронизации, состоящий из триггеров, информационные входы и выходы устройства, вход щ0 признака наличия информации устройства и выход готовности, вход тактовых импульсов, вход чтения информации устройства и выход переполнения $2).

В данном устройстве признак наличйя информации и информация, поступающие на входы устройства, по тактовым импульсам со входа устройства записываются в 1-ые разряды дополни- 40 тельного регистра признаков наличия информации и регистров информационных соответственно и продвигаются слева направо в разряд п соответствующих РегистРов номерация разрядов 45 регистров и производится слева направо от 1 до n). Выход п-ro разряда цополнительного регистра является выходом готовности устройства, а выходы и-ых разрядов регистров памя- 50 ти - информационными выходами устройства. Одноименные разряды сдвиговых регистров памяти образуют запоминающую ячейку памяти.

Узел синхронизации обеспечивает, 55 считывание информации из выходной ,и-й ячейки в любой момент времени, По импульсу на входе чтения информации узел синхронизации разрешает сдвиг в выходную ячейку следующего кода.

Элементы ИИПЛИКАЦИЯ анализируют возможность переписи содержимого одной ячейки памяти в последующую и управляют прохождением тактовых импульсов через элементы И на входы продвижения разрядов сдвиговых реги стров памяти и дополнительного.

Разрешение переписи на выходе к-ro (к=1, 2, ..., n) элемента ИМПЛИКАЦИЯ вырабатывается, если хотя бы в одном от к до и разрядов дополнительного регистра имеется признак наличия информации равный нулю (т.е. соответствующая этому разряду ячейка памяти свободна).

Быстродействие данного устройства для сопряжения определяется частотой тактовых импульсов на входе устройства и максимальные скорости ввода и вывода информации равны частоте тактовых импульсов.

Вследствие разброса времени задержки реальных элементов ИМПЛИКАЦИЯ период следования тактовых импульсов для обеспечения надежной работы данного известного устройства должен выбираться из соотношения (1) где Т„ — период следования тактовых импульсов для известного устройства;

Т „ „д — время задержки одного элемента ИМПЛИКАЦИЯ;

M — - количество разрядов сдвиговых регистров (ячеек памяти;

Т вЂ” длительность тактового имТИ пульса.

Из выражения (1) видно, что быстродействие известного устройства ,падает с увеличением и, что является его недостатком. !

Цель изобретения, — увеличениЬ быстродействия устройства.

Поставленная цель достигается тем, !.что в устройство для сопряжения, содержащее группу из п разрядных буферных сдвиговых регистров, первую группу из п элементов И, триггер синхронизации, причем информационные входы первых разрядных буферных сдвиговых регистров группы образуют группу информационных входов устройства, информационные выходы последних разрядов буферных сдвиговых

1124276 4 памяти и для надежной работы устройства необходимо, чтобы период тактовых импульсов удовлетворял неравенству (1), т.е. Т„ з Т. и+Т ;. и и

5 Максимальная частота ввода-вывода информации равна частоте тактовых. импульсов, которая снижается с увеличением и.

В данном устройстве введение груп10 пы триггеров признаков наличия информации и элементов И второй группы позволило осуществить конвейерный принцип продвижения информации со входа устройства на его выход. Максимальная частота ввода-вывода в этом случае в 2 раза ниже частоты тактовых импульсов. При этом для сдвига информации из ячейки к-1 в ячейку К анализируются признаки наличия инфорщ0 мации только в ячейках к-1 и К н

q(2 Ken). Этот анализ выполняет к-й элемент И второй группы, поэтому период тактовых импульсов в предлагаемом устройстве должен удовлетво25 рять неравенству

Зп и (2) где ҄— период следования тактовых импульсов в предлагаемом устройстве (не зависит

30 от n);

Т „ — время задержки одного элемента И;

Тт pJIHTBSIbHOCTb тактового им я . пульса.

Минимально необходимая длитель" ность тактовых импульсов в известном и данном устройствах одна и та же.

Для существуюпих серий микросхем

Т 4 Т „ „„. Отношение скоростей

40 ввода-вйвода информации предлагаемого и известного устройств мпл и+Тти

А = - "— --- — — >0,5 (3)

2 (Тзп+ .)

При достаточно болыпом и это отиошешение много больше единицы, и следо" вательно, быстродействие данного устройства выше быстродействия известного устройства. регистров группы образуют группу информационных выходов устройства, первые входы элементов И первой группы объединены и являются тактовым входом устройства; синхровход триггера синхронизации является входом чтения устройства, выход каждого из элементов И первой группы соединен со входами сдвига одноименного разряда буферных сдвиговых регистров группы, введены группа триггеров признака наличия информации, вторая группа из и элементов И, при,чем первый вход первого элемента И второй группы является входом призна ка наличия информации устройства, прямой выход последнего триггера признака наличия информации группы соединен с установочным входом триггера синхронизации и является выходом готовности устройства., прямой выход первого триггера признака нали чия информации группы соединен с пер вым входом второго элемента И второй группы и является выходом переполнения устройства, второй вход каждого из элементов И первой группы соединен соответственно с выходом одноименного элемента И второй группы ! своего разряда, с первым установочным входом одноименного триггера признака наличия информации группы и со вторым установочным входом предыдущего триггера признака наличи информации группы, вторые входы элементов И второй группы соединены с инверсными выходами одноименных триггеров признака наличия информации группы, прямые выходы которых соединены соответственно с первыми входами последующих элементов И второй группы, синхровходы триггеров признака наличия информации группы соединены с первыми входами элементов И первой группы, второй установочный вход последнего триггера признака наличия информации соединен с выходом триггера синхронизации.

Устройство позволяет организовать обмен информацией между устрой- 50 стйами, работающими с разной скоростью, и имеет большее быстродействие, чем известное устройство.

Быстродействие известного и данного устройств определяется часто- 55 той тактовых импульсов.

В известном устройстве в каждом такте сдвигается все содержимое

На фиг. 1 представлена структур; ная схема устройства; на фиг. 2 временная диаграмма, поясняющая его работу для случая М=4.

Устройство (фиг. 1) содержит память 1, состоящую из буферных сдвиговых регистров 2 с разрядами 3 и входами 4, элементы И 5 первой группы, узел синхронизации 6 с выхо-. дом 7 состоящий из триггера 8 син1124276

5 хрониэации, информационные входы 9 и выходы 10 устройства, вход 11 признака наличия информации устройства и выход 12 готовности, вход 13 тактовых импульсов,. вход 14 чтения 5 информации устройства, выход 15 переполнения, группа триггеров 16 признаков наличия информации и элементы И 17 второй группы.

Сигналы на фиг. 2 соответствуют указанным входам и выходам устройства и выходам. соответствующих элементов И.

Одноименные разряды регистров 2 образуют запоминающую ячейку памяти 1. "1" в каком-либо триггере 16 признака наличия информации отмечает наличие информации в соответствующей запоминающей ячейке памяти 1, а

"0" — отсутствие информации там.

Элементы И.17 анализируют возможность переписи содержимого одной ячейки памяти 1 в другую и управляют прохождением тактовых импульсов через элементы И 5 на входы продвижения разря- 5 дов буферных сдвиговых регистров 2.

Узел 6 синхронизации разрешает сброс сигнала готовности на выходе 12 устройства после считывания информации из выходной (крайней справа) ячейки 30 памяти 1.

Устройство работает следующим образом.

В исходном состоянии триггер 8 синхронизации и все триггеры 16 при1 знаков наличия информации установле" ны в нулевое состояние (прием для описания работы устройства "позитивную" логику, т.е. низкий уровень напряжения соответствует "0".) . Посту- 40 лающий на информационные входы 9„ устройства двоичный код сопровождается "1" на входе 11, признака наличия информации и всегда заносится в первую слева ячейку памяти 1, образован-45 ную первыми разрядами буферных сдвиговых регистров 2 по сигналу на входе 13 тактовых импульсов. Одновременно происходит установка в "1" первого слева триггера 16 признака наличия информации. Тактовые импульсы непрерывно подаются на вход 13 и занесенный код последовательно через все ячейки памяти 1 продвигается в выходную ячейку. Занесение информации в к-ю (К=1, n} ячейку памяти 1, образованную К-ми разрядами буферных сдвиговых регистров 2, производится по тактовому импульсу с выхода К -ro элемента 5 И первой группы при наличии сигнала разрешения сдвига на выходе К-ro элемента 17 И второй группы. Данный сигнал разрешения сдвига вырабатывается, если (К-1)-й и К-й триггеры 16 признаков наличия информации находятся соответственно в состояниях "1" и "0". Этот же сигнал разрешения сдвига разрешает установку тактовым импульсам в ™1"

1с-ro и в "0" (К-1)-го триггеров 17 признаков наличия информации, Т.е. в каждом такте сдвигается содержимое и признак наличия информации только тех ячеек памяти с установленными в "1" признаками наличия информации, для кажцой иэ которых следующая справа ячейка памяти не хранит информа-. цию.

В соответствии с изложенным первый введенный код сдвигается в последнюю ячейку, второй — в предпоследнюю и аналогичным образом заполняются все ячейки памяти

Признак "1™ наличия информации в выходной ячейке с соответствующего триггера 16 признака наличия информации устанавливает высокий уровень на .выходе 12 готовности устройства, разрешая считывание информации с информационных выходов 10 устройства, а также дает разрешение на установку в "1" триггера синхронизации 8 в узле синхронизации 6.

После считывания информации из выходной ячейки, которое может происходить в любой момент времени, импульс на входе 14 чтения информации устанавливает триггер 8 синхронизации в единичное состояние. Первый пришедший после этого тактовый импульс сбрасывает триггер 16 признака наличия информации в выходной ячейке, что приводит к сбросу сигнала готовности на выходе 12 устройства и триггера 8 синхронизации в "0". В следующем такте информация из предпоследней ячейки сдвинется в последнюю и цикл считывания информации повторяется, а одновременно с этим в последующих тактах происходит последовательный сдвиг из ячейки в ячейку вправо по конвейерному принципу содержимого всех ячеек, хранящих информацию. Циклы считывания прекращаются, когда вся информация иэ устройства считана.

1124276

Сигналом переполнения памяти 1 может служить высокий уровень на выходе 15 переполнения в момент появления единицы на входе признака наличия информации 11. Средняя скорость занесения кодов в устройство не должна превышать средней скорости считывания, а количество разрядов в сдвиговых регистрах 2 должно исключать возможность переполнения 1О памяти 1.

Таким образом, устройство для сопряжения позволяет организовать обмен информацией между устройствами, работающими с разной скоростью. Мак- 15 симальная скорость ввода-вывода в предлагаемом устройстве не зависит от количества ячеек и памяти 1 и определяется временем сдвига информации только одной ячейки памяти 1. 20

Соотношение скоростей ввода-вывода предлагаемого и известного устройств определяется выражением (3) Рассмотрим конкретный пример. На практике T»„„„» Тэр, T»>3T>„.

n+3

Для случая Тт„=ЗА,, А=-ф - и Выигрыш в скорости ввода-вывода (А>1) достигается при п б. Причем с увеличением и выигрыш растет.

Другдм параметром, характеризую.щим быстродействие сравниваемых устройств является скорость продвижения информации со входа устройства на его выход.

В известном и в данном устройствах для этого требуется и тактов, тогда отношение скоростей продвижения информации через предлагаемое и изТы вестное устройства равно—

Т

„Т .„п+Тт„

Т +Т вЂ” — — — --т1 для всех и т.е. вы-

j ° ° зf1 TИ игрыш предлагаемого устройства в скорости продвижения информации еще значительнее, чем выигрыш в скорости ввода-вывода.

Фиг, 1124276

I

5" 1

N-1

N-3

Составитель С.Пестман

Редактор А.Долинич Техред Ж.Кастелевич Корректор 0-Тигор

Заказ 8279/36 . Тираж 698 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, -35 Раушская наб., д. 4/5 филиал ППП "Патент.", r.у кгород, ул.Проектная, 4