Устройство для вывода информации

Устройство для вывода информации

Иллюстрации

Показать все

Реферат

 

1. УСТРОЙСТВО ДЛЯ ВЬШОДА ИНФОРМАЦИИ, содержащее первую группу регистров, блок памяти, блоки сопряжения , первую группу счетчиков, входы первой группы блока памяти и входы регистров первой группы являются информационными входами Группы устройства, первые выходы блоков сопряжения являются выходами устройства , отличающееся тем, что, с целью повышения производительности устройства, в него введены вторая группа регистров, блок управления , первый, второй, третий и четвертьш мультиплексоры, первый и второй счетчики, первый и второй дешифраторы , выходы последнего соединены соответственно с пятыми входами блоков сопряжения, вторые выходы которых соединены с входами первой группы третьего мультиплексора, выходы которого соединены с входами второй группы блока управления, входы третьей группы которого соединены с входами четвертой группы третьего мультиплексора , входами второй группы второго мультиплексора, выходами первого счетчика, входами группы второп го дешифратора и входами третьей группы первого мультиплексора, выходы которого соединены с входами второй группы блока памяти, выходы которого соединены с входами первой группы четвертого мультиплексора, выход которого соединен с третьими входами блоков сопряжения, первые входы которых соединены с четвертым выходом первого дешифратора и первыЦ входом второго счетчика, выходы KOTCJрого соединены с входами второй группы четвертого мультиплексора и входами первого дешифратора, первьш выход которого соединен с четвертыми входами блоков сопряжения, седьмые входы которых соединены с шестым выходом блока управления, первый которого соединен со вторым выходом «О первого дешифратора, третий выход которого соединен с шестыми входа: да блоков сопряжения и вторым входом блока управления, третий выход кото§ рого соединен с входом второго дешифратора , последний выход которого соединен с третьим входом блока уп равления, четвертый выход которого соединен со вторыми входами блоков t ч1 сопряжения, восьмые входы которых соединены соответственно с первыми х выходами вторых регистров группы, вторые выходы которых соединены соответ ственно с выходами первых счетчиков группы, выходы которых соединены с входами первой группы второго мультиплексора , выходы которого соединены со входами второй группы первого мульттшексора, входы первой группы которого соединены с входами первой группы блока управления и являются адресными входами группы устройства, второй вход второго счетчика coeдинeh с пятым выходом блока управления.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

„SU„„1124278

3(sD G 06 Р 3 04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3618099/18-24 (22) 11. 07. 83 (46) 15. 11.84. Бюл. Н-" 42 (72) Б.В. Уткин и Б.И. Полинский (53) 681.326.34(088.8) (56) 1. Авторское свидетельство СССР

Ф 471583, кл. G 06 F 3/04, 1974.

2. Авторское свидетельство СССР

Ф 773613, кл. G 06 F 3/04, 1977 (прототип). (54) (57) 1. УСТРОЙСТВО ДЛЯ ВЫВОДА

ИНФОРМАЦИИ, содержащее первую группу регистров, блок памяти, блоки сопряжения, первую группу счетчиков, входы первой группы блока памяти и входы регистров первой группы являются информационными входами группы устройства, первые выходы блоков сопряжения являются выходами устройства, отличающееся тем, что, с целью повышения производительности устройства, в него введены вторая группа регистров, блок управления, первый, второй, третий и четвертый мультиплексоры, первый и второй счетчики, первый и второй дешифраторы, выходы последнего соединены соответственно с пятыми входами блоков сопряжения, вторые выходы которых соединены с входами первой группы третьего мультиплексора, выходы которого соединены с входами второй группы блока управления, входы третьей группы которого соединены с входами четвертой группы третьего мультиплексора, входами второй группы второго мультиплексора, выходами первого счетчика, входами группы второ

ro дешифратора и входами третьей группы первого мультиплексора, выходы которого соединены с входами второй группы блока памяти, выходы которого соединены с входами первой группы четвертого мультиплексора, выход которого соединен с третьими входами блоков сопряжения, первые входы которых соединены с четвертым выходом первого дешифратора и первьп входом второго счетчика, выходы которого соединены с входами второй группы четвертого мультиплексора и входами первого дешифратора, первый выход которого соединен с четвертыми входами блоков сопряжения, седьмые входы которых соединены с шестым

Ф выходом блока управления, первый вход S которого соединен со вторым выходом первого дешифратора, третий выход которого соединен с шестыми входами С блоков сопряжения и вторым входом блока управления, третий выход кото- ф рого соединен с входом второго дешифратора, последний выход которого соединен с третьим входом блока управления, четвертый выход которого соединен со вторыми входами блоков сопряжения, восьмые входы которых соединены соответственно с первыми выходами вторых регистров группы, вторые выходы которых соединены соответ- ственно с выходами первых счетчиков

I группы, выходы которых соединены с входами первой группы второго мультиплексора, выходы которого соединены,ф со входами второй группы первого мультиплексора, входы первой группы которого соединены с входами первой группы блока управления и являются адресными входами группы устройства, второй вход второго счетчика соединей с пятым выходом блока управления, 1124278,третий выход которого соединен со входом первого мультиплексора и первык входом первого счетчика, второй вход которого соединен с первым выходом блока управления, седьмой выход которого соединен с входом блока памяти, входы второй группы третьего мультиплексора соединены соответственно с выходами регистров первой группы, выходы группы которых соединены соответственно с входами регистров группы, выходы группы которых соединены с входами третьей группы третьего мультиплексора, выходы первой группы блока управления соединены соответственно с первыми .входами регистров первой .,группы, вторые входы которых соединены соответственно с выходами третьей группы блока управления, выходы чет-, вертой группы которого соединены соот. ветственно с первыми входами регистров второй группы, вторые входы которых соединены соответственно с входами пятой группы блока упоавления, выходы шестой группы которого соединены соответственно со вторыми входами счетчиков группы, третьи входы которых соединены соответственно с входами седьмой группы блока управления, входы второй группы, второй выход, четвертый и пятый входы кото.рого являются соответственно выхода" ми прерывания группы, выходом ответа, входом записи и входом установок устройства.

2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок управления содержит первый и второй дешифраторы, многофазный генератор, делитель частоты, первый, второй, третий триггеры, певвый, второй, третий и четвертый элементы ИЛИ, первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой и девятый элементы И, первый, второй, третий, четвертый, пятый и шестой демильтиплексоры, выходы и входы группы которых являются соответственно выходами второй, третьей, четвертой,пятой, шестой и седьмой групп и входами третьей группы блока, первый выход многофазного генератора соединен со входом делителя частоты, вто" рым входом дешифратора, Р --входом второго триггера и является первым выходом блока, второй выход многофазного генератора соединен с третьим входом второго элемента И и вторым входом пятого элемента И, выход которого соединен со входом третьего демультиплексора, третий выход многофазного генератора соединен со вторыми входами седьмого и восьмого элементов И, выходы которых соединены соответственно со входами пятого и шестого демультиплексоров, четвертый выход многофазного генератора соединен со вторыми входами четвертого и шестого элементов И и является чет вертым выходом устройства, входы ,группы первого и второго дешифраторов являются входами первой группы блока, первый вход первого элемента И является вторым входом блока, первый вход первого дешифратора, вход второго дешифратора и R-вход первого триггера являются четвертым входом блока, R --вход третьего триггера является третьим входом блока, первый вход девятого элемента И и второй вход третьего элемента И являются первым входом блока, второй вход девятого элемента И, четвертый вход шестого элемента И, первый и второй входы второго элемента ИЛИ, являются входами второй группы блока, вторые входы третьего и четвертого элементов ИЛИ являются пятым входом блока, выходы первого дешифратора соединены с входами группы первого элемента

ИЛИ и являются выходами первой группы блока, выход первого элемента

ИЛИ соединен с 5-входом первого триггера, прямой выход которого является вторым выходом блока, инверсный выход первого триггера соединен с первым входом второго элемента И, выход которого соединен с 5-входом второго триггера, выход которого соединен с входом первого элемента

ИЛИ и является седьмьщ выходом блока, выход первого элемента И является шестым выходом блока, выход делителя частоты соединен со вторым входом первого элемента И, 5 -входом третьего триггера и является пятым выходом блока,.прямой выход третьего триггера соединен с первым входом третьего. ,элемента И и является третьим выходом блока,,выход второго -дешифратора соединен со вторым входом второго элемента И, четвертый вход которого соединен с инверсным выходом третьего триггера, выход третьего элемента И; соединен с первыми входами четверто-

ro. пятого, шестого, седьмого и вось мого элементов И, третий вход послед1124278 ва 1.2 1. него соединен с инверсным выходом второго элемента ИЛИ. прямой выход которого соединен с третьим входом седьмого элемента И, второй вход второго элемента ИЛИ соединен с третьим входом шестого элемента И и третьим входом девятого элемента И, выход которого соединен со входом первого демультиплексора, первый вход второго элемента ИЛИ соединен

Изобретение относится к вычислительной технике и может быть исполь-, зовано для организации вывода массивов информации, представленных в виде последовательных кодов из циф- 5 ровой вычислительной машины по линиям связи внешним абонентам.

Известно устройство для передачи информации из ЦВМ в линию связи, содержащее .триггер, группы элемен- 10 тов И, регистр выбора направления, регистр информации, коммутатор, дешифратор и генератор импульсов $13.

Недостатками устройства являются низкая автономность, необходимость в 15 постоянной загрузке и управлении устройства со стороны ЦВМ. Кроме того, такое построение устройства вызывает необходимость преобразования массивов информации, подлежащих 20 выводу, в специального форму, т.е. в параллельные коды состоящие из определенных разрядов, подлежащих выводу слов. Это снижает производительность вычислительного комплекса. 25

Наиболее близким по технической сущности к предлагаемому является устройство для вывода информации, содержащее буферную память, группу сдвиговых регистров, формирователь 30 синхроимпульсов, блоки сопряжения, память управления и элементы И, входы управляющей и буферной памяти связаны с шинами ЦВМ и являются входами устройства, выход буферной памяти подключен к входам и сдвиговых регистров, выходы которого через логические элементы подключены к входам ,узлов сопряжения. Выходы узлов сопряжения являются выходами устройстс третьими входами пятого н четвертого элементов И, выход последнего соединен с первым входом третьего элемента ИЛИ выход которого соединен с входом второго демультиплексора, выход шестого элемента И соединен с первым входом четвертого элемента ИЛИ, выход которого соединен с входом четвертого демультиплексора.

Недостатками устройства являются низкая автономность устройства из-за необходимости ввода в управляющую память большого количества информации при настройке, а также низкая пропускная способность,) вызванная наличием только одного канала связи, что снижает производительность вычислительного комплекса, отсутствует возможность одновременного обслуживания нескольких абонентов.

Цель изобретения — повышение производительности устройства.

Поставленная цель достигается тем, что в устройство для ввода информации, содержащее первую группу регистров, блок памяти, блоки сопряжения, первую группу счетчиков, входы первой группы блока памяти и входы регистров первой группы являются информационными входами группы устройства, первые выходы блоков сопряжения являются выходами устройства, дополнительно введены вторая группа регистров, блок управления, первый, второй, третий и четвертый мультиплексоры, первый и второй счетчики, первый и второй дешифраторы, выходы последнего соединены соответственно с пятыми входами блоков сопряжения, вторые выходы которых соединены со входами первой группы третьего мультиплексора, выходы которого соединены со входами второй группы блока управления, входы третьей группы которого соединены со входами четвертой группы третьего мульгиплексора, входами второй группы второго мультиплексора, выходами первого счетчика, вхо; дами группы второго дешифратора и входами третьей группы первого мульЛ! 24278 типлексора, выходы которого соединены со входами второй группы блока памяти, выходы которого соединены с входами первой группы четвертого мультиплексора, выход которого соединен с третьими входами блоков сопряжения, первые входы которых соединены с четвертым выходом первого де.шифратора и первым входом второго счетчика, выходы которого соединены 0 со входами Йторой группы четвертого мультиплексора и входами первого дешифратора, первый выход которого соединен с четвертыми входами блоков сопряжения, седьмые входы которых f5 соединены с шестым выходом блока уп:равления, первый вход которого соеди.нен со вторым выходом первого дешифратора, третий выход которого соединен с шестыми входами блоков сопря- 20 жения и вторым входом блока управле,ния, третий выход которого соединен

jco входом второго дешифратора, последний выход которого соединен с третьим входом блока управления, четвертый выход которого соединен со вторыми входами блоков сопряжения, восьмые входы которых соединены соответственно с первыми выходами регистров второй группы, вторые выходы которых >0 соединены соответственно с входами .счетчиков первой группы, выходы которых соединены с входами. первой группы второго мультиплексора, выходы которого соединены со входами второй З5 группы первого мультиплексора, входы первой группы которого соединены с входами первой группы блока управления и являются адресными входами группы устройства, второй вход вто- 40 рого счетчика соединен с пятым выходом блока управления, третий выход которого соединен со входом первого мультиплексора и первым входом первого счетчика, второй вход которого 45 соединен с первым выходом блока управления, седьмой выход которого соединен с входом блока памяти, входы второй группы третьего мультиплексора соединены соответственно 50 с выходами регистров первой группы, выходы группы которых соединены соответственно с входами регистров второй группы, выходы группы которых соединены с входами третьей группы третьего мультиплексора, выходы первой группы блока управления соединены соответственно с первыми входами регистров первой группы, вторые входы которых соединены соответственно с выходами третьей группы блока управления, выходы четвертой группы которого соединены соответственно с первыми входами регистров второй группы, вторые входы которых соединены соответственно с входами пятой группы блока управления, выходы шестой группы которого соединены соответственно со вторыми входами счетчиков группы, третьи входы которых соединены соответственно с входами седьмой группы блока управления, входы второй группы, второй выход, четвертый и пятый входы которого являются соответственно выходами прерывания группы, выходом ответа, входом записи и входом установок устройства.

Блок управления содержит первый и второй дешифраторы,многофазный генератор,делитель частоты, первый, второй, третий триггеры, первый, второй, третий и четвертый элементы ИЛИ, первый, второй, третий, четвертый, пятый. шестой, седьмой, восьмой и девятый элементы И, первый, второй, третий, четвертый, пятый и шестой демультиплексоры„ выходы и входы группы которых являются соответственно выходами второй, третьей, четвертой, пятой, шестой и седьмой групп и входами третьей группы блока, первый выход многофазного генератора сое::нен со входом делителя частоты, вторым входом дешифратора, В -входом второго триггера и является первым выходом блока, второй выход многофазного генератора соединен с третьим входом второго элемента.И и вторым входом пятого элемента И, выход которого соединен со входом третьего демультиплексора, третий выход многофазного генератора соединен со вторыми входами седьмого и восьмого элементов И, выходы которых соединены соответственно со входами пятого и шестого демультиплексоров, четвертый выход многофазного генератора соединен со вторыми входами четвертого и шестого элементов И и является четвертым выходом -устройства, входы группы первого и второго дешифраторов являются входами первой группы блока, первый вход первого элемента И является вторым входом блока, первый вход, первого дешифратора, вход второго дешифратора и Я-вход первого

f 124278 триггера являются четвертым входом блока, R -вход третьего триггера является третьим входом блока, первый вхоп девятого. элемента И и второй вход третьего элемента И являются первым входом блока, второй вход девятого элемента И, четвертый вход шестого, элемента И, первый и второй вхЬды второго элемента ИЛИ являются входами второй группы блока, вторые входы третьего и четвертого элементов ИЛИ являются пятым входом блока, выходы первого дешифратора соединены с входами группы первого элемента

ИЛИ и являются выходами первой группы блока, выход первого элемента ИЛИ соединен с 5 -входом первого триггера прямой выход которого являетсявторым выходом блока, инверсный выход первого триггера соединен с первым входом второго элемента И, выход которого соединен с 5 -входом второго триггера, выход которого соединен с входом первого элемента ИЛИ и является седьмым выходом блока, выход первого элемента И является шестым выходом блока, выход делителя частоты соединен со вторым входом первого элемента И, 5 âõîäîì третьего триггера и является пятым выходом блока, прямой выход третьего триггера соединен с первым входом третьего элемента И и является третьим выходом блока, выход второго дешифратора соединен со вторым входом второго элемен- 35 та И, четвертый вход которого соединен с инверсным выходом третьего триггера, выход третьего элемента И соединен с первыми входами четверто,го, пятого, шестого, седьмого и

40 восьмого элементов И, третий вход последнего соединен с инверсным выходом второго элемента ИЛИ, прямой выход которого соединен с третьим входом седьмого элемента И, второй 4 вход второго элемента ИЛИ соединен с третьим входом шестого элемента И и третьим входом девятого элемента

И, выход которого соединен со входом первого демультиплексора, первый вход второго элемента ИЛИ соединен с третьими входами пятого и четвертого элементов И, выход последнего соединен с первым входом третьего элемента ИЛИ, выход которого соединен с входом второго демультиплексора, выход шестого элемента И соединен с первым выходом четвертого элемента ИЛИ, выход которого соединен с входом четвертого демультиплексора.

Устройство (фиг. 1) содержит блок

1 памяти, первый 2, второй 3, третий

4, четвертый 5 мультиплексоры, выхо. ды 6,...,6+ третьего мультиплексорф, группу первйх регистров 7 ... .,7„ с выходами 8,...,8 первых разрядов,,группу вторых регйстров 9,. ° .,9, с выходами 10>,...,10„ первых разря дов, группу счетчиков 11,..., 11,, первый счетчик 12 каналов с выходами 13, второй счетчик 14,первый дешифратор 15 с выходами 15,...,15, ° ° . ° ° ф второй дешифратор 16 с выходами

161 16„, блоки .17„, .. °,176 сопряжения с выходами 18 18„данных и 19,,...,19„последовательного кода, блок 20 управления с выходами сигналов 201,. ° .,208 управления, сигналов 21„,...,21 загрузки первьЫ регистров 7;, сигналов 22,,,...,22„ прерывания, сигналов 23„,...,23„ об нуления первых регистров 7, сигналов 241,...,24> загрузки вторых регистров 9,, сигналов 25,,...,25„ об. нуления вторых регистров 9„-, сигналов 26„,...,26 загрузки счетчиков

11 группы, сигналов 27,,,...,27„ прибавления единицы счетчиков 11; группы и сигнала 28 "Ответ" (ВДМ).

Кроме того, на фиг.1 показаны входы

29 информации, входы 30 адреса, вход сигнала 31 записи и вход сигнала 32 установки устройства.

Блок 17 (фиг.2} сопряжения содержит триггер 33 данных, счетный триг. гер 34, мультиплексор 35, элементы

36, 37 И и модулятор 38 биполярного кода.

Блок 20 (фиг.3} управления содер-. жит первый дешифратор 39, многофазный генератор 40, делитель 41 часто» ты, первый, второй и третий триггеры

42, 43 и 44, первый, второй, третий и четвертый элементы 45 — 48 ИЛИ, первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой и девятый элементы 49 — 57 И, второй дешифратар 58; первый, второй, третий, четвертый, пятый и шестой демультиплексоры 59 — 64.

На фиг.4 показаны сигнал 15

"Конец слова .., сигнал..1.5>. такта перенастройки, сигнал 15 йаузы, сиг нал 15+ "Конец цикла", сигнал 20 делителя 41 частоты, сигнал 20,.1, синх} 124278 ронизации выходного кода и биполярные выходные последовательные коды

19„,...,19„.

На фиг.5 показаны сигналы 6„,...,6 на выходах мультиплексора 4, сигнал

15 такта перенастройки, сигналы

161,...,16„ выборки каналов, сигналы на выходах блока 20 управления, сигналы на входах 29 и.30, сигнал 3 1 записи.

Блок 1 памяти предназначен для приема от ЦВМ по входам 29 информации и ее хранения, мультиплексоры

2, 3 используются для подключения 15 различных источников адресов к адресным входам блока 1 памяти. Мультиплексор 5 данных предназначен для выбора из считанного в блоке 1 памяти слова бита информации (разряда 20 последовательного кода), выводимого через блок 17. сопряжения в очеред1 ном цикле. Регистры 7; используются для приема от ЦВМ по входам 29 кодов настройки, определяющих режимы работы соответствующих каналов связи. Регистры 9,. предназначены для хранения кодов настройки и управления соответствующими каналами связи в процессе работы (вывода информации) . 30

Счетчики 11. используются для фор1 мирования адресов (номеров) выводимых последовательных кодов. Счетчик

12 и дешифратор 16 обеспечивают выбор обслуживаемого в данный момент канала связи при их настройке и загрузке блоков 17,. сопряжения.

Счетчик 14 и дешифратор 15 обеспечивают формирование заданной длительности (количества импульсов) после40 довательных кодов и паузы — интервала времени между двумя кодами. Мультиплексор 4 предназначен для выбора и передачи в блок.20 управления управляющих сигналов, задающих режим

45 работы обслуживаемого канала. Блоки

17. сопряжения предназначены для

1 приема и хранения передаваемого в текущем такте (разряда) импульса последовательного кода, формирования контрольного разряда последовательного кода и преобразования информации в биполярную форму. Блок 20 управления осуществляет формирование управляющих сигналов и синхронизацию ра боты элементов и узлов устройства.

Принцип работы устройства заключается в последовательном считывании из блока 1 памяти выводимых по соответствующим каналам слов, загрузке соответствующих разрядов слов в блоки 17 сопряжения с последующим одно1 временным формированием на линиях связи биполярных сигналов. При этом загрузка блоков 17; сопряжения производится в период действия нулевого (пассивного) уровня сигнала 20 синхронизации выходного кода, а формирование разрядов биполярного кода на линиях связи — в период действия единичного (активного) уровня сигнала 20 . Перенастройка каналов — из6 менение адреса выводимых слов, изменения рЕжимов работы — осуществляется в момент паузы между выводом двух слов.

Многофазный генератор 40 блока управления формирует циклическую последовательность импульсов (см. фиг.5) 20„,...,20, которыми осуществляется синхронизация работы узлов устройства и элементов блока 20 управления. Импульс 20„ поступает на вход делителя 4 1 частоты, выполненного, например; на базе счетчика, который формирует на выходе тактовые импульсы 20» частота которых соответствует требуемой частоте передачи разрядов последовательного кода, например, 50 КГц при скважности 2.

Импульсы 20 поступают на счетный вход счетчика 14 тактов, кроме того, спадом импульсов 20 устанавливается в единичное состояние триггер 44.

Счетчик 14 и дешифратор 15 задают циклограмму (см. фиг.4) передачи кодов на линии связи. Например, при

32-разрядных кодах и длительности паузы равной четырем тактам передача кодов на линию осуществляется при кодах "0,...,31",в счетчике тактов, причем при коде "3 1" передается контрольный разряд, а при кодах

"32,...,35" формируется пауза.На первом выходе дешифратора 15 формируется сигнал 15„ при коде "31" в счетчике 14, определяющий момент передачи на линии связи контрольных разрядов, на втором — сигнал 15> при коде "32" в счетчике 14, определяющий момент перенастройки каналов, на третьем выходе — сигнал 15 при кодах "32, ° ..,35", определяющий длительность паузы, на четвертом — сигнал 15 при коде "36",которым закан1124278

10 чивается цикл передачи одного слова и производится обнуление счетчика 14.

Загрузка блоков 17 сопряжения

1 информацией, подлежащей выводу через соответствующие каналы, а также пе- 5 ренастройка каналов осуществляется при единичном состоянии триггера 44, причем загрузка осуществляется при отсутствии сигнала 15 паузы, а перенастройка — при наличии сигнала

152

Каждому каналу устройства в блоке

1 памяти выделен массив ячеек памяти, из которых может осуществляться вывод информации. Номер массива !5 соответствует номеру канала и определяется кодом например в старших разрядах адреса. Номер слова в массиве. определяется младшими разрядами адреса. 20

Цикл загрузки канала состоит из считывания информации из блока 1 памяти, ввода ее в триггеры 33, 34, блока 17, сопряжения и изменения

1 содержимого счетчика 12. 25

После снятия сигнала 20 обнулеS ния производится загрузка первого канала. При этом дешифратором 16 формируется сигнал 16 разрешения загрузки первого канала, поступающий в блок 17, . Производится чтение из ячейки памяти 1 с адресом, составленным кодом счетчиков 12 канала и 11

1 слов первого канала, который поступает на адресные входы памяти через мультиплексор 2. Управление передачей на выход мультиплексора 2 кодов с второй и третьей групп входов осуществляется единичным уровнем сигнала 208. Через мультиплексор 5 один 40 из разрядов, номер которого определяется кодом счетчика 14 тактов, поступает на входы триггеров 33, 34 и вводится.в них сигналом 20 . Фронтом очередного сигнала 20„ осуществ- 45 ляется изменение кода номера канала в счетчике 12, происходит загрузка следующего канала и т.д.

После загрузки последнего канала спадом сигнала 16„ обнуляется триг- 50 гер 44 блока 20 управления, блокируя работу дешифратора 16 и обнуляя счетчик 12 °

Триггер 33 осуществляет прием и хранение разряда последовательного кода в такте передачи, триггер 34 суммирование по mod 2 разрядов кода.

Причем последний, например 32-й разряд, не учитывается при суммировании, не выдается на линию связи и является служебным. Наличие единицы в этом разряде считанного из памяти 1 слова указывает на то, что это слово является последним словом массива, подлежащего выводу по данному каналу. На линию связи 19 вместо этого разряда

1 выводится значение суммы по mod 2 с выхода триггера 34. Момент выдачи последнего разряда определяется сигналом 15„, блокирующим через схему

37 И ввод в триггер 34 и управляющим мультиплексором 35, через который на информационный вход модулятора 38 поступают разряды последовательного кода.

Момент формирования биполярных сигналов на выходах модулятора определяется единичным уровнем сигнала

20 на входе синхронизации модулятора

38. Вывод информации по каналу (работа модулятора) может быть заблокирован сигналом 10;, например, низким уровнем. Загрузка триггеров 33, 34 в интервале паузы блокируется сигналом 15>. Подготовка блока 17 сопряжения к работе (сброс предыдущего значения суммы по mod 2) осуществляетсй сигналом 15 одновременно с обнулением счетчика 14 тактов.

После включения питания из ЦВМ поступает в блок 20 сигнал 32 установки в период очередного цикла загрузки и демультиплексорами 60 и 62 формируются сигналы 23, 23 и

25» ...,25 „ обнуления регистров 7.

1 и 9,, при этом блокируется работа модуляторов 38 и передача информаций на линии связи.

ЦВМ производит ввод массивов информации через входы 29 в блок 1 памяти, при этом адрес с выходов 30 через первую группу (1) входов мультиплексора 2 поступает на адресные входы памяти 1. При этом дешифратор

5, определяющий принадлежность действующего на входах 30 адреса массиву адресов блока 1 памяти, устанавливает в единичное состояние триггер

43, формирующий сигнал 20 записи в блок 1 памяти.

Запись в блок 1 памяти блокируется в период загрузки каналов сигналом с выхода триггера 44, запрещаницим через элемент 50 И запуск триггера

43 ° Запуск триггера 43 синхронизируется сигналом 20 генератора 40

1124278

12 через элемент 50 И. Одновременно устанавливается в единичное состояние сигналом 20 через элемент 45

ИЛИ триггер 42, формирующий сигнал

28 "Ответ", поступающий в ЦВМ, при 5 этом блокируется повторный запуск триггера 43, который устанавливается в нулевое состояние по окончании записи сигналом 201. Триггер 42 обну ляется по окончании обмена с ЦВМ, снятием сигнала 31 записи.

После подготовки в блоке 1 памяти массивов информации для вывода ЦВМ осуществляет загрузку кодов настройки в регистры 7 настройки каналов.

При этом коды, поступающие с входов

29, вводятся в регистры 7; сигналами

21;, которые формируются дешифратором 39 блока 20 управления. Сигналы

21 синхронизируются сигналом 20„, 20

1 поступающим на один из управляющих входов дешифратора 39. Процедура обмена с ЦВМ такая же, как при записи в память 1. При записи в регистр

11

7- настройки его первый разряд устанавливается в единичное состояние, а единичный уровень сигнала 8. на

1 его выходе в период действия очередного сигнала 15 вызывает перенастройку канала. Первый разряд ре- 30 гистров 9. управления устанавливается

i в единичное состояние при записи в эти регистры, единичное состояние сигналов 10; выходов регистров 9.

1 разрешает работу соответствующих 35 блоков 17; сопряжения. Вторые разряды регистров 7 и 9. определяют номер

1 страницы в массиве памяти соответствующего канала, с первой ячейки которой начинается вывод информации. Нас-4о сив ячеек памяти каждого канала сос.тоит из двух страниц. Вывод информации может начинаться с первой ячейки любой страницы, прн этом в процессе вывода информации из ячеек одной 45 страницы, ячейки памяти второй страницы могут загружаться информацией от ЦВМ. Таким образом, подготавливается массив данных для вывода и одновременно передается информация на 50 выход канала.

Третьи разряды регистров 7, и 9. ! определяют режимы работы соответствующих каналов, например при единичном коде в данных разрядах осуществляется однократный вывод информации из блока 1 памяти по линии связи 19 соответствующего канала, а при нулевом циклический (непрерывный) вывод.

Четвертые разряды регистров 7 и

9 определяют необходимость формиро-

1 вания, например при единичном коде, сигнала прерывания программы ЦВМ, который вырабатывается по окончании вывода последнего слова массива.

Мультиплексор 4 осуществляет выбор в процессе настройки одного из регистров 9 управления и передачу

его разрядов в блок 20 управления.

Если в период действия сигнала 15

2 (такт перенастройки) первый разряд регистра ?; находится в единичном состоянии, формируются сигналы 24; загрузки регистра 9; управления, 26.

1 загрузки счетчика 11; и 23„ обнуления регистра 7; . При этом код настройки из регистра 7. перезаписывается в

1 регистр 9;, код номера страницы из первого разряда регистра 9; — в старший разряд счетчика 111, остальные разряды счетчика 11> обнуляются, и обнуляется регистр 7, т.е. происходит подготовка его к приему следующего кода настройки.

При нулевом состоянии первого разряда регистра 7 в такте настройки осуществляется прибавление единицы к содержимому соответствующего счетчика 11 слов сигналом 27. и подготав1 1 ливается адрес слова, выводимого по каналу в очередном цикле. Однако, если при том триггер 33 блока 1?; сопряжения находится в единичном состоянии, т.е. последнее выведенное по каналу слово является конечным словом заданного массива,осуществ ляется или обнуление регистра 9.. уп- .

1 равления сигналом 25; при режиме однократного вывода, или повторная загрузка счетчика,11. сигналом 26

1 4 в режиме непрерывного вывода. Сигналы прерывания 22; формируются в такте перенастройки при единичных кодах в соответствующих четвертых разрядах регистров 9; и в триггерах 33 блоков

17, сопряжения соответствующих каналов.

Сигналы 20 синхронизации модуля4 торов 38 формируются схемой 49 И и представляют собой тактовые импульсы 20 делителя 41 частоты, поступ. ление которых блокируется в интервале паузы сигналом 15 паузы.

Сигналы прерывания формируются схемой 57 И и поступают на соответ112427

13 ствующие шины ЦВМ через демультиплексор 59, осуществлянипий- выбор шины в зависимости от номера обслуживаемого канала.

Остальные сигналы управления фор- 5 мируются схемами 46,...,48 ИЛИ и

5 1, 53,...,57 И и распределяются на управляющие входы элементов устройства демультиплексорами 60,...,64.

Таким образом, устройство позволяет осуществить одновременную передачу нескольких массивов информации различным абонентам. При этом, в от- . личие от прототипа, являющегося базовым устройством, в котором для каждого выводимого слова используется несколько ячеек управляющей памя14 ти и требуется несколько операциЦ записи в них настроечного (управляю щего) кода из ЦВМ, в предлагаемом устройстве процесс настройки каждого канала уменьшается до одной операций записи в соответствующий регистр .настройки вывода всего массива инфдфмации. Кроме того, устройство обеспечивает возможность для ЦВМ одновременно с процессом вывода информации по каналам связи, который.осуществляется асинхронно и ие требует вмешательства ЦВМ, производить подготовку к выводу следуищих массивов информации в памяти устройства в процессе их вычисления, не дожидаясй . окончания передачи предццущих массивов, 1124278

1$

1124278 го, 1Ss

15/, 1St

t5g

ze, В

191

1 а

Фиг. Ф га, .л л л л л га, .л ° л.л.л гаг \.Л.гггггг га, л.лл л.гг 5 га, fbi

7f>

1б

18$

Юа

®6

Юр б у

Ж

29

Ла

Ж

37с

Ж

l9

Уд

81

307

ВНИИПИ Заказ 8280/37 Тираж 698

Падднсиое ащива ППП "HsTeaTNэ Р.Уарщюдв Мам3юеазмаа1 4