Устройство для сопряжения вычислительной машины с аппаратурой передачи данных

Устройство для сопряжения вычислительной машины с аппаратурой передачи данных

Иллюстрации

Показать все

Реферат

 

1. УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ С АППАРАТУРОЙ ПЕРЕДАЧИ ДАННЬК, содержащее блок управления обменом, блок фиксации.режима приема и блок фиксации режима передачи, пёрвьй выход блока фи1ссаций режима приема соединен с упр авляющим входой приемного регистра сдвига, выход которог-о соединен .с информа,ционным входом регистра приема, блок контроля по четности, первый выход блока фиксации режима передачи соединен с. управлякяцим входом передающего регистра сдвига, блок формирования контрольного бита и регистр передачи, .при этом блок управления обменом содержит дешифратор команд, регистр команд, регистр обменов, коммутатор и регистр прерываний, . информационный вход регистра команд через дешифратор команд подключен к шине кодов команд и прерываний вычислительной машины, первый, второй, третий, четвертый и пятый разрядные выходы регистра команд соединены соответственно с первым и вторым входами блоков фиксации режима приема и фиксации режима передачи и первым входом регистра обменов, второй, третий, четвертый и пятый входы которого соединены соответственно с вторым и треть-, им выходами блоков фиксации режима приема и фиксации режима передачи, вход-выход регистра обменов и регистра прерываний соединен с шиной служебных сигналов вычислительной Мишины , соединенной также с управляющим входом коммутатора, информационный вход которого соединен с выходом регистра обменов, а первый и второй выходы соединены соответственно с первыми входами регистра прерываний и регистра передачи, выход блока контроля по четности соединен с вторым входом регистра прерываний, ёыход которого соединен с шиной кодов команд и прерываний вычислительной машины, управляющий .вход регистра команд , соединен с шиной служебн ых сигналов вычислительной машины, синхровходы блрков фиксации режима приема и режима передачи соединены .с шиной служебных сигналов вычислительной машины, соединенной также 0 с входами сброса регистра приема Л э и регистра передачи, отличающееся тем, что, с целью расширения области применения устройства, в него введены входной регистр, пять коммутаторов, три схеюл сравнения , регистр состояния, регистр кода задержки, регистр настройки, дешифратор режимов, регистр установки цепей, причем вход устройства подключен к информационному входу входного регистра, вход, сброса которого соединен с шиной служебных сигналов вычислительной машины, а выход соединен с первым информационным

C0IO3 СОВЕТСНИХ

РЕСПУБЛИК ае 01) 3(Я) С 06 Г 3/04

ОПИСАНИЕ ИЭОБРЕТЕНИ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3624334/24-24 (22);18.07.83 (46) 23.11.84. Вюл. У 43 (72) В,И.Беляков, В.В.Смирнов, Ю.В.Матвеев, В.С.Риссе и С.В;Жигарева (53) 681.3(088,.8) (56) 1. Адаптер СА2 ЕС-8403/НОО8, Е1 2. 13 1 . 000-05 ТО.

2. Патент США У 39 75712, кл. 340-147R, 1976, (54)(57) 1. УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ

ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ С АППАРАТУРОЙ

ПЕРЕДАЧИ ДАННЫХ, содержащее блок управления обменом, блок фиксации.режима приема и блок фиксации режима передачи, первый выход блока фиксации режима приема соединен с управляющим входом приемного регистра сдвига, . выход которого соединен .с информационным. входом регистра приема, блок контроля по четности, первый выход блока фиксации режима передачи соединен с. управляющим входом передающего ,регистра сдвига, блок формирования контрольного бита и регистр передачи,,при этом блок управления обменом со-. держит дешифратор команд, регистр команд, регистр обменов, коммутатор и регистр прерываний,:информационный вход регистра команд через дешифратор команд подключен к шине кодов команд и прерываний вычислительной машины, первый, второй, третий, четвертый и пятый разрядные выходы регистра команд соединены соответствен. но с первым и вторым входами блоков фиксации режима приема и фиксации . режима передачи и первым входом регистра обменов, второй, третий, четвертый и пятый входы которого соединены соответственно с вторым и треть-. им выходами блоков фиксации режима приема и фиксации режима передачи, вход-выход регистра обменов и регист" ра прерываний соединен с шиной служебных сигналов вычислительной машины, соединенной также с управляющим входом коммутатора, информационный вход которого соединен с выходом регистра обменов, а первый и второй выходы соединены соответственно с первыми входами регистра прерываний и регистра передачи, выход блока контроля по четности соединен с вторым входом регистра прерываний, выход I которого соединен с шиной кодов команд и прерываний вычислительной машины, управляющий, вход регистра команд соединен с шиной служебных сигналов вычислительной машины, g синхровходы блрков фиксации режима приема и режима передачи соединены с шиной служебных сигналов вычислительной машины, соединенной также с входами сброса регистра приема и регистра передачи, о т л и ч а ющ е е с я тем, что, с целью расширения области применения устройства, в него введены входной регистр, пять коммутаторов, три схемы сравнения, регистр состояния, регистр кода задержки, регистр настройки, дешифратор режимов, регистр установки цепей, причем вход устройства подключен к информационному входу входного регистра, вход, сброса которого соединен с шиной служебных сигналов вычислительной машины, а выход соединен с первым информационным

1125617 входом первого коммутатора, управляющий вход которого соединен с первым выходом дешифратора режимов, второй выход дешифратора режимов подключен к разрешающему входу первой схемы сравнения, первый информационный вход которой соединен с выходом регистра состояния, информационный вход которого, второй информационный вход первой схемы сравнения, первый информационный вход второго коммутатора соединены с первым выходом первого коммутатора, второй и третий выходы которого подключены к информационным входам приемного регистра сдвига и регистра кода задержки, управляющий вход которого соединен с четвертым выходом блока фиксации режима приема, пятый выход которого соединен с управляющим входом регистра приема, входы сброса регистра состояния. регистра установки цепей и регистра настройки соединены с шиной слу жебных сигналов вычислительной машины, первый выход регистра настройки .подключен к первому информационному входу второй схемы сравнения, второй информационный вход которой и вход блока контроля по четности соединены с выходом приемного регистра сдвига, выход регист.ра приема подключен к второму информационному входу второго коммутатора, третий информационный вход которого соединен с выходом регистра кода задержки, а первый и вторбй управляющие входы соединены соответственно с третьим выходом коммутатора блока управления обменом и третьим выходом дешифратора режимов, четвертый, пятый, шестой и седьмой выходы которого соединены соответственно с управляющими входамн1блока контроля по четности и блоI ка формирования контрольного бита, разрешающим входом второй схемы сравнения, третьими входами блоков фиксации режима приема и режима передачи, выход регистра передачи соединен с. первым информационным входом третьего коммутатора, первый и второй управляющие входы которого соединены соответственно с шиной служебных сигналов вычислительной машины и четвертым выходом блока фиксации режима передачи,, информационный вход регистра передачи соединен с информационной шиной вычислительной машины, соединенной также с выходом второго коммутатора и с информационными входами регистра установки цепей и регистра настройки, управляющий вход которого соединен с четвертым выходом коммутатора блока управления обменом, а . выход — с входом дешифратора режимов, выходы второй и третьей схем сравнения соединены соответственно с третьим и четвертым входами регистра прерываний блока управления обменом, пятый вход регистра прерываний и шестой вход коммутатора которого соединены с выходом первой схемы сравнения, пятый выход коммутатора блока управления обменом соединен с управляющим входом регистра установки цепей, первый выход которого соединен с первым информационным входом третьей схемы сравнения и вторым информационным входом третьего коммутатора, выход которого соединен. с информационными входами блока формирования контрольного бита, четвертого коммутатора и вторым информационным входом третьей схемы сравнения, разрешающий вход которой соединен с восьмым выходом дешифратора режимов, третий выход которого соединен с пер. вым управляющим входом пятого коммутатора, выход которого соединен с вторым информационным входом перво

ro коммутатора и является выходом устройства, а второй, третий и четвертый управляющие входы пятого коммутатора соединены соответственно. с выходом регистра установки цепей, шестым выходом блока фиксации режима приема и пятым выходом блока фиксации режима передачи, четвертые и пятые входы которых соединены соответственно с шиной служебных сигналов вычислительной машины, с четвертым и пятым выходами первого коммутатора, шестой выход которого соединен с первым информационным входом пятого коммутатора, второй информационный вход которого соединен с выходом передающего регистра сдвига, информационный вход которого соединен с выходом четвертого коммутатора, управляющий и второй информационный входы которого соединены соответст-::. венно с девятым выходом дешифратора режимов и выходом блока формирования контрольного бита.

2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что блок фикса1125617 ции режима приема содержит два коммутатора, регистр, два элемента И, счетчик битов приема, дешифратор битов приема, схему сравнения, счетчик знаков приема, дешифратор знаков приема, причем первые входы первого каммутатора и первого элемента И образуют пятый вход блока, выход первого коммутатора соединен с первым входом регистра, второй вход которого является четвертым входом блока, а первый выход соединен с вторым входом первого элемента И и является первым выходом блока, выход первого элемента И соединен с первым входом счетчика битов приема, выход которого через дешифратор битов приема соединен с первым входом схемы сравнения, второй вход которой и второй вход первого коммутатора образуют третий вход блока, вьмод схемы сравнения соединен с вторым входом счетчика битов приема, первым входом второго элемента И и первым входом второго коммутатора, выход которого является третьим выходом блока, а второй вход соединен с первым выходом дешифратора знаков приема, вход которого соединен с.выходом счетчика знаков приема, первый. вход которого соединен с выходом второго элемента И, второй вход которого и третий вход второго коммута.тора объединены и являются вторым входом блока, первый вьмод дешифратора знаков приема соединен с вторым входом счетчика знаков приема, третий вход первого коммутатора является первым входом блока, второй и четвертый выходы которого соединены с вторым выходом регистра, третий выход которого является шестым выходом блока, выход схемы сравнения, первый и второй выходы дешифратора знаков приема образуют пятый выход блока.

Изобретение относится к вычислительной технике, в частности к устройствам для сопряжения ЗВМ с аппаратурой передачи, данных, может быть использовано в системах сбора, обра3. Устройство по п. 1, о т л ич а ю ш е е с я тем, что блок фиксации режима передачи содержит два коммутатора, два элемента И, регистр счетчик битов передачи, дешифратор битов передачи, схему сравнения, счетчик знаков передачи и дешифратор знаков передачи, причем первый вход первого коммутатора является первым входом блока, а выход соединен с первым входом регистра, второй вход и первый. выход которого являются соответственно четвертым входом и пя.тым выходом блока, второй выход регистра является вторым выходом блока и соединен с первым входом первого элемента И, второй вход которого и второй вход первого коммутатора образуют пятый вход блока, выход первого .элемента И соединен с первым входом счетчика битов передачи, выход которого через дешифратор битов передачи соединен с первым входом схемы сравнения, второй вход которой и третий вход первого коммутатора образуЮт третий вход блока, четвертый вход первого коммутатора, первые входы второго элемента И и второго коммутатора образуют в-.орой вход блока, выход схемы сравнения соединен с вторыми входами счетчика битов передачи, второго элемента И и второго коммутатора, третий вход которого соединен с выходом дешифратора знаков передачи, вход которого соединен с вьмодом счетчика знаков передачи, первый вход которого соединен с выходом второго. элемента И, выходы схемы сравнения.и первого элемента И образуют первый выкод блока, первый выход дешифратора соединен с вторым входом счетчика знаков передачи, первый и второй выходы дешифратора знаков передачи образуют четвертый выход блока.

2 ботки и отображения различного рода информации и позволяет организовывать многомашинные комплексы как на основе нескольких специализированных

ЭВМ, так и на базе специализирован3 112 ной ЭВМ и 38M FC-1033, объединенных между собой по каналам связи.

Подключение устройства сопряжения к ЕС-1033 осуществляется с помощью технических средств телеобработки данных ЕС ЭВМ, использующих последовательный ввод-вывод информации.

В ЕС ЭВМ используется довольно обширный перечень различных устройств для передачи данных — модемов. Каж- 1О дое из них имеет свой набор входных и выходных цепей, разные скорости передачи данных, а также обладает различными характеристиками по управ". лению передачей данных и взаимодейст. 15 вию управляющих цепей.

Помимо этих устройств в комплексах сбора и обработки информации необходимо использовать и другие устройства, в частности аппаратуру передачи данных типа АККОРД. СС-П (устройства преобразования сигналов

УПС, устройство защиты от ошибок УЗО и др.) .

Такое разнообразие внешних устройств требует от устройства сопряжения универсальных характеристик.

Известно устройство сопряжения, которое используется в составе мультиплексора передачи данных МПД-3 для:ЗО подключения к ЕС ЭВМ модемов, обеспе- чивающих передачу информации по телефонным линиям связи последовательным кодом. Устройство содержит узел фиксации управляющих сигналов, регистр 35 состояния, регистр команд, узел согласования с блоком стандартного сопряжения и тестером, узел тактов, дешифратор команд, узел режимов, узел контрольной последовательности, узел управления контрольной последовательностью, узел счетчиков, узел регистров, дешифратор символа, буферный регистр, узел управления буферным регистром, узел окончания команд 45 и блоков данных, узел многопунктовой работы, узел набора номера, узел спеЦиализированного режима работы, узел цепей обмена с модемом и тестером, узел цепей обмена с автоматическим 50 вызывным устройством и тестером $17 .

Однако данное устройство обеспечивает обмен информацией только синхронным методом с использованием поэначной синхронизации. Поэтому данное55 устройство не может подключаться к устройствам, работающим по методу асинхронной передачи. Обмен информа-

5617 4 цией между устройством и ЭВМ производится лишь в коде КОИ-7. Перестройка на различную длину формата знаков не предусмотрена. В устройстве реали1 зуется контроль на нечетность, а контроль на четность не предусмотрен.

Данное устройство не обеспечивает анализ произвольно заданных служебных символов, а производит анализ только определенных служебных символов.

Все это сужает диапазон подключаемой к устройству аппаратуры передачи данных.

Наиболее близким к изобретению по технической сущности является асинхронный интерфейсный адаптер связи, который используется для асинхронной информационной связи между микроЭВМ и внешними устройствами.

Обмен информацией между адаптером и внешними устройствами производится последовательным кодом. Известное устройство содержит мультиплексор передачи данных, адресную логику, регистр передачи, регистр приема, регистр состояния, регистр команд, два синхрогенератора, синхронизирующую логику, схему формирования четности, приемный регистр сдвига, передающий регистр сдвига, схему управления приемом, схему управления передачей, схему выбора коэффициента синхроделителя, схему прерывания, схему контроля на четность 21.

Однако известное устройство пред- назначено только для асинхронной свя-. зи с аппаратурой передачи данных.

Кроме того, и в адаптере СА-2, в известном устройстве назначение и количество цепей обмена с аппаратурой передачи данных жестко. фиксировано и не может быть выбрано произвольно ! в зависимости от конкретных потребностей потребителя. Поэтому известное устройство обеспечивает сопряжение только с определенным типом аппаратуры передачи данных и не может без изменений структуры устройства подстраиваться под другой тип аппаратуры передачи данных. Таким образом, известное устройство не обеспечивает сопряжение с разнотипными внешними устройствами, т.е. не обеспечивает требуемую универсальность применения.

Известное устройство не позволяет реализовать различные по структуре звенья передачи данных. Это сужает область применения устройства.

1125617

Целью изобретения является расширейие области применения устройства путем обеспечения сопряжения вычис лительной машины с разнотипными внеш-. ними устройствами. 5

Поставленная цель достигается тем, что в устройство для сопряжения вычислительной машины с аппаратурой передачи данных, содержащее блок управления обменом, блок фиксации режима приема и блок фиксации режима передачи, первый выход блока фиксации режима приема соединен с управ- ляющим входом приемного регистра сдвига, выход которого соединен с информационным входом регистра приема, блок контроля.по четности, первый выход блока фиксации режима передачи соединен с управляющим вхо дом передающего регистра сдвига, блок формирования контрольного бита и регистр передачи, при этом блок управления обменом содержит дешифратор команд, регистр команд, регистр обменов, коммутатор и регистр преры25 ваний, информационный вход регистра команд через дешифратор команд подключен к шине кодов команд и прерыва-. ний вычислительной машины, первый, второй, третий, четвертый и .пятый ® разрядные выходы регистра команд соединены соответственно с первым и. вторым .входами блоков:фиксации режима приема и фиксации: режима передачи и первым входом регистра обменов, . 35 второй, третий., четвертый и пятый входы которого соединены соответст-. венно с.вторым. и третьим выходамк блоков фиксации режима приема и фиксации режима передачи, вход-выход 40 регистра обменов и регистра прерыва-, ний соединен с шиной служебных сигналов вычислительной машины, соединенной также с управляющим входом коммутатора, информационный вход ко- 45 торого.соединен с выходом регистра обменов, а первый и. второй выходы соединены соответственно с первыми входами регистра прерываний к регистр ра передачи, выход блока контроля по четности соединен с вторым входом регистра прерываний, выход кото,рого соединен с шиной кодов команд и прерываний вычислительной машины, управляющий вход регистра команд сое4 динен с шиной служебных сигналов вычислительной машины, скнхровходы блоков фиксации режима приема к режйма передачи соединены с шиной служебных сигналов вычислительной машины, соединенной также с входами сброса регистра приема к регистра передачи, введены. входной -регистр, пять коммутаторов, три схемы сравнения, регистр состояния, регистр кода saдержки, регистр настройки,. дешифратор режимов, регистр установкк цейей, причем вход устройства подключен к информационному.входу входного регистра, вход сброса .которого соединен с шиной служебных сигналов вычио лительной .машины, а выход соединен с первым информационным входом пер/. вого коммутатора, управляющий вход которого соединен с первым выходом дешифратора режимов, второй выход дешифратора режимов подключен к раз- решающему входу первой схемы сравне ния, первый информационный. вход котброй соединен с выходом регистра состояния, информационный вход которого второй информационный вход первой схемы. сравнения, первый информационный вход второго коммутатора соедине ны с первым выходом первого «оммута- тора, второй и третий выходы которого подключены к информационным вхо дам приемного регистра сдвига и регистра кода задержки, управляющий вход которого соединен с четвертым выходом блока фиксацни режима приема, пятый выход которого соединен с управляющим входом регистра приема, входы сброса регистра состояния, регистра установки цепей и регистра настройки соединены с шиной служебных сигналов вычислительной машины, первый выход регистра настройки подключен к первому информационному вхо. ду второй схемы сравнения, второй информационный вход которой к вход блока контроля по четности соединены с выходом приемного регистра сдвига, выход регистра приема подключен к второму информационному входу второго коммутатора, третий информационный вход которого соединен с.выходом регистра кода задержки, а первый и второй управляющие. входы соединены соответственно с третьим выходом коммутатора блока управления обменом к третьим выходом дешкфратора режимов, четвертый, пятый, шестой к седьмой выходы которого соединены соответственно с управляющими входами блока контроля по четности к блока

1125617 8 формирования контрольного бита, разрешающим входом второй схемы сравнения, третьими входами блоков фиксации режима приема и режима передачи, выход регистра передачи соединен с первым информационным входом третьего коммутатора, первый и в торой управляющие входы которого соединены соответственно с шиной служебных сигналов вычислительной машины и 10 четвертым выходом блока фиксации режима передачи, информационный вход регистра передачи соединен с информационной шиной вычислительной машины, соединенной также с выходом 15 второго коммутатора и с информационными входами регистра установки цепей и регистра настройки, управляющий вход которого соединен с четвертым выходом коммутатора блока управления 20 обменом, а выход — с входом дешифратора режимов, выходы второй и третьей схем сравнения соединены соответственно с третьим и четвертым входами регистра прерываний блока управ- 25 ления обменом, пятый вход регистра прерываний и шестой вход коммутатора которого соединены с выходом первой схемы сравнения, пятый выход коммутатора блока управления обме- З0 ном соединен с управляющим входом регистра установки цепей, первый выход которого соединен с первым информационным входом третьей схемы сравнения и вторым информационным входом третьего коммутатора, выход которого соединен с информационными входами блока формирования контрольного бита, четвертого коммутатора и вторым информационным входом треть-40 ей схемы сравнения, разрешающий вход которой соединен с восьмым выходом дешифратора режимов, третий выход. которого соединен с первым управляющим входом пятого коммутатора, выход 45 которого соединен с вторым информа1 ционным входом первого коммутатора, и является выходом устройства, а второй, тре.ий и четвертый управляющие входы пятого коммутатора соединены соответственно с выходом регистра установки цепей, шестым выходом блока фиксации режима приема и пятым выходом блока фиксации режима передачи, четвертые и пятые входы которых соединены соответственно с шиной служебных сигналов вычислительной машины, с четвертым и пятым выходами первого коммутатора, шестой выход ко торого соединен с первым информационным входом пятого коммутатора, второй информационный вход которого соединен с выходом передающего регистра сдвига, информационный вход которого соединен с выходом четвертого коммутатора, управляющий и второй информационный входы которого соединемы соответственно с девятым выходом дешифратора режимов и выходом блока формирования контрольного бита.

Кроме того, блок фиксации режима приема содержит два коммутатора, регистр, два элемента И, счетчик битов приема, дешифратор битов приема, схему сравнения, счетчик знаков приема, дешифратор знаков приема, причем первые входы первсго коммутатора и первого элемента И образуют пятый вход блока, выход первого коммутатора соединен с первым входом регистра, второй вход которого является четвертым входом блока, а первый выход соединен с вторым входом первого элемента И и является первым выходом блока, выход первого элемента И соединен с первым входом счетчика битов приема, выход которого через дешифратор битов приема соеди-. нен с первым входом схемы сравнения, второй вход которой и второй вход первого коммутатора образуют третий вход блока, выход схемы сравнения соединен с вторым входом счетчика битов приема, первым входом второго элемента И и первым входом второго коммутатора, выход которо о является третьим выходом блока, а второй вход соединен с первым выходом дешифратора знаков приема, вход которого соединен с выходом счетчика знаков приема, первый вход которого соединен с выходом второго элемента И, второй вход которого и третий вход второго коммутатора объединены и являются вторым входом блока, первый выход дешифратора знаков приема соединен с вторым входом счет. чика знаков приема, третий вход первого коммутатора является первым входом блока, второй и четвертый выходы которого соединены с вторым выходом регистра, третий выход кото рого является шестым выходом блока, выход схемы сравнения, первый и второй выходы дешифратора знаков приема образуют пятый выход блока.

9 1125617 J0

Кроме того, блок фиксации режима передачи содержт два коммутатора, два элемента И, регистр, счетчик битов передачи, дешифратор битов передачи, схему сравнения, счетчик 5 знаков передачи и дешифратор знаков передачи, причем первый вход первого коммутатора является первым входом блока, а выход соединен с первым входом регистра, второй вход и первый выход которого являются соответственно четвертым входом и пятым выходом блока, второй выход регистра, является вторым. выходом блока и соединен с .первым входом первого элемен- 1 та И, второй вход которого и второй . .вход первого коммутатора образуют. пятый вход блока, выход первого элемента И соединен с первым входом счетчика битов передачи, выход кото- 20 рого через дешифратор битов передачи соединен с первым входом схемы сравнения, второй вход которой и третий вход первого коммутатора образуют, третий вход блока, четвертый вход первого коммутатора, первые входы второго элемента И и второго коммута» тора образуют второй. вход блока, . выход схемы сравнения соединен е вторыми входами счетчика битов передачи, 30 второго элемента И и второго коммутатора, третий вход которого соединен с выходом дешифратора знаков передачи, вход которого соединен с выходом счетчика знаков передачи, первый входд которого соединен с выходом второго элемента И, выходы схемы сравнения и первого элемента И образуют первый выход блока, первый выход дешифратора соединен с вторым входом счетчика знащ ков передачи, первый и второй выходы дешифратора знаков передачи образуют четвертый выход блока.

На фиг. 1 изображена структурная схема устройства для сопряжения вы- 45 числительной машины с аппаратурой передачи данных; на фиг. 2 — структурные схемы блока фиксации режима приема, блока управления обменом, блока фиксации режима передачи. $0

Устройство для сопряжения вычислительной машины с аппаратурой передачи данных содержит входной регистр 1, первый коммутатор 2, первую схему 3 сравнения, регистр 4 состояния, приемный регистр 5 сдвига, регистр 6 кода задержки, блок 7 фиксации режима приема, регистр 8 приема, втору1о схему 9 сравнения, регистр 10 настройки, блок 11 контроля по .четности, второй коммутатор 12, дешифратор !3 резаков, блок 14 управления обменом, регистр 15 передачи, третий коммутатор 16, блок 17 фиксации режима пере. дачи, блок 18 формирования контрольного бита, четвертый коммутатор 19, третью схему 20 сравнения, регистр 21 установки цепей, передающий регистр 22 сдвига, пятый коммутатор 23, шину 24 кодов команд.и прерываний вычислительной. машины, ши" ну 25.служебных сигналов вычислительной машины, информационную шину 26 вычислительной машины, вход 27 и выход 28 устройства, входы и выхо.— ды 29 - 34 блока 7, входы и выходы. 35 — 42 блока 14, входы.и выходы 43 — 47 блока 17. Входной регистр 1 предназначен для запоминания текущего состояния входных цепей устройства.

Коммутатор 2 предназначен для ком. мутации .сигналов с выхода регистра 1 и в тестовом режиме сигналов с выхода коммутатора 23 °

Схема 3 сравнения .и регистр 4 сос тояния предназначены для выделения момента изменения значений сигналов во входных цепях устройства и форми рования сигнала запроса прерывания ."Изменилось состояние входных цепей"

Приемный регистр 5 сдвига предназначен для приема и формирования информацйонных знаков, поступающих на его вход, последовательным кодом.

Регистр 6 кода задержки предназна. чен для приема и хранения значений задержки информации в канале связи, поступаюших на его вход, последовательным кодом.

Блок 7 фиксации режима приема предназначен для формирования управляющих сигналов приема.

Регистр 8 приема предназначен для формирования и передачи знаков вычислительной машине.

Схема 9 сравнения предназначена для опознзния служебных символов приема, заданных в регистре 10 с помощью программы ЭВМ, и формирования сигнала запроса прерывания "Служебный символ приема опознан".

Регистр 10 настройки предназначен для хранения двадцатичетьц)ехраз)иц » ного числа, определяющего заданные

1125617

12 программой ЭВМ режим работы устройства и служебный символ приема.

Блок, 11 контроля по четности пред-. назначен для контроля принятого знака по четности или нечетности в за- 5 висимости от сигнала, устанавливаю- . .щего способ контроля, путем сложения семи битов принимаемого знака и формирования сигнала запроса прерывания

"Ошибка контроля приема" в случае 10 несовпадения контрольного бита знака с вычисленной суммой.

Коммутатор 12 предназначен для выдачи в канал ЭВМ в режиме аппаратного управления цепями информации 15 и данных о задержке информации в канале связи, в режиме программно-аппаратного управления цепями — текущего значения сигналов во входных цепях устройства, информации и данных о 20 задержке информации, а в режиме программного управления цепями — текущего значения во входных цепях устройства.

Дешифратор !3 режимов предназна- 25, чен для дешифрации кода, определяющего заданный режим работы устройства.

Блок 14 управления обменом предна. значен для организации обмена инфор- 30 мацией между устройством и каналом специализированной ЭВМ.

Регистр 15 передачи предназначен для приема и хранения информации, принимаемой из канала ЭВМ.

Коммутатор 16,предназначен для последовательной выдачи байтов двадцатичетырехразрядного слова, хранящегося в регистре 15, и служебного. символа передачи при установлении 40 синхронизации или при отсутствии информации для передачи.

Блок 17 фиксации режима передачи предназначен для формирования управляющих сигналов передачи. 45

Блок 18 формирования контрольного бита предназначен для формирования контрольного бита знака путем сложения семи битов передаваемого знака, причем в зависимости от сигнала, устанавливающего способ контроля, формируется контрольный бит, соответствующий либо четному, либо нечетному знаку.

Коммутатор 19 предназначен для формирования знака передачи путем од-. новременной выдачи информационных битов знака, число которых определяется заданным форматом знака, кроме того, в асинхронном режиме битов старт и стоп, постоянно заданных на входа.". коммутатора 19 (причем, стоповая посылка может быть двойной), а также контрольного бита знака в режиме с контролем по четности или нечетности.

Схема 20 сравнения предназначена для опознания служебных символов передачи, заданных в регистре 21 с помощью программы ЭВМ, и формирования сигнала запроса прерывания "Служебный символ передачи опознан".

Регистр 21 установки цепей предназначен для хранения служебного символа передачи (в первых восьми разря. дах) и кода, определяющего состояние выходных цепей устройства при программном управлении целями.

Передающий регистр 22 сдвига предназначен для формирования последовательного кода информационных знаков и передачи их в аппаратуру передачи данных.

Коммутатор 23 предназначен для.выдачи на выход 28 устройства в режиме аппаратного управления цепями информации в последовательном коде с выхода регистра 22, синхронизирующих сигналов с шестого выхода коммутатора 2 и управляющих сигналов с выходов 32 и 47 блоков 7 и 17 фиксации соответственно, в режиме программноаппаратного управления цепями — информации в последовательном коде с выхода регистра 22, синхросигналов с шестого выхода коммутатора 2 и сигналов, определяющих состояние управляющих цепей устройства с соответствующих разрядов регистра 21, а в реМ жиме программного управления цепями — кода, записанного в регистре 21.

Шина 24 предназначена для обеспечения взаимодействия устройства с ка налом специализированной ЭВМ с помощью кодов команд и прерываний.

Шина 25 предназначена для обеспечения взаимодействия устройства с ка. налом специализированной ЭВМ с помощью управляющих сигналов. К таким сигналам относятся сигналы сброса, синхросигналы, сигнал установки команды, сигнал опроса требований обмена, ретранслированный сигнал опроса требований обмена, сигнал опроса требований прерываний и ретранслированный сигнал опроса требований преl3

l4

1125617

Элемент И 65, счетчик 66, дешифратор 67 и схема 68 сравнения предназначены для формирования сигналов управления регистром 22.

Элемент И 69, счетчик 70 и дешифратор 71 предназначены для формиро вания сигналов управления коммутатором 16 и сигнала запроса обмена по передаче в пословном режиме обмена.

Коммутатор 72 предназначен для передачи в регистр 60 в качестве запроса обмена по передаче сигнала, фиксирующего момент передачи знака в байтовом режиме, и сигнала, фиксирующего момент передачи слова в пословном„режиме обмена.

Блок 14 управления обменом содер- 55 жит дешифратор 58 команд, регистр 59 команд, регистр 60 обменов, восьмой коммутатор 61, регистр 62 прерываний. рываний, сигнал ввода-вывода, сигнал конца связи, сигнал готовности, Шина 26 предназначена для обмена устройства с каналом специализиро-. ванной ЭВМ управляющими и информаци- 5 онными словами.

Вход 27 предназначен для ввода в устройство с аппаратуры передачи данных информации в последовательном коде, управляющих и синхронизирующих сигналов.

Выход 28 предназначен для вывода из устройства в аппаратуру передачи данных информации в последовательном коде, управляющих и синхронизи- 15 рующих сигналов.

Блок 7 фиксации режима приема содержит шестой коммутатор 48, регистр 49, первый элемент И 50, счетчик 51 битов приема, дешифратор 52 20 битов приема, четвертую схему 53 сравнения, второй элемент И 54, счетчик 55 знаков приема, дешифратор 56 знаков приема и седьмой коммутатор 57. 25

Коммутатор 48 предназначен для ввода в регистр 49 при включенном приеме сигнала "Аппаратура передачи данных готова™ (АПДГ), сигнала "Принимаемые данные выдаются" (ПМДВ) 30 в синхронном режиме обмена с устройством защиты от ошибок, сигнала "Де-. тектор принимаемого линейного сигнала" (ДПЛС) в синхронном режиме обмена с устройством преобразования сигналов, стартбвой посылки "Принимаемые данные" (ПМД) в асинхронном. режиме обмена с устройством преобразования сигнапов и сигнала Задержка информации выдается" (ЗИВ) при по- 4g ступлении в устройство значения задержки информации.

Регистр 49 предназначен для формирования управляющих сигналов приема. 4S

Элемент И 50, счетчик 51, дешифратор 52,и схема 53 сравнения предназначены для формирования сигнала . управления приемом знака в регистр 8, Элемент И 54, счетчик 55 и дешифратор 56 предназначены для формирования сигналов, управляющих приемом знаков слова в регистр 8, в пословном режиме обмена.

Дешифратор 58, вход которого подключен к шине 24, предназначен для дешифрации кода операции принятой команды.

Регистр 59 предназначен для запоминания команд, поступаюших в устройство.

Регистр 60