Микропрограммное устройство управления (его варианты)

Микропрограммное устройство управления (его варианты)

Иллюстрации

Показать все

Реферат

 

1. Микропрограммное устройство управления, содержащее блок памяти операционных частей микропрограмм, регистр адреса, регистр возврата, блок памяти адресов .возврата, два элемента И, элемент НЕ, причем первая группа выходов блока памяти операционных частей микропрограмм является группой информационных выходов устройства, группа выходов регистра адреса соединена с группой адресных входов блока памяти операционных частей микропрограмм, группа выходов регистра возврата соединена с группой адресных входов блока памяти адресов возврата, отличающееся тем, что, с целью расширения области применения устройства за счет обеспечения возможности работы его с составными микроподпрограммами, в него введены блок памяти адресов последовательностей микрокоманд, буферньй регистр, блок элементов ИЛИ, блок памяти начапьньрс адресов микрокоманд. схема сравнения и блок памяти признаков возврата, причем вход запуска устройства соединен с входом сброса регистра адреса, тактовый вход которого соединен с первым тактовым вхо-. дом устройства, группа выходов регистра адреса соединена с группой адpecHi ix входов блока памяти адресов последовательностей микpoкbмaн ;, первый , второй входы управления чтением которого соединены соответственно с выходом элемента Ilf с входом чтения ф1ока памяти.адресов возврата и с выходом первого элемента И, первый и второй входы которого соединены соответственно с первым выходом блока паi мяти операционных частей микропрограмм и с выходом схемы сравнения, первая и вторая группы входов которой соединены соответственно со второй группой выходов блока памяти операционных частей микропрограмм и с . группой выходов блока памяти признаков возврата, группа адресных входов которого соединена с группой выходов регистра возврата, группа входов и 7 О тактовый вход которого, соединены соответственно с группой информационных входов устройства и с выходом второ:л го элемента И, второй выход блока памяти операционных частей микропрограмм соединен с входом.элемента НЕ, с входом управления чтением блока пямяти начальных адресов микрокоманд и с первым входом второго элемента И, второй вход которого соединен с тактовым входом буферного регистра и вторым тактовым входом устройства, группа информационных входов которого соединена с группой адресных входов блока памяти начальных адресов микро

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК ае (и) ГОСУДи СТВЕННЫй HOMHTET CCCP

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

/4

ОПИСАНИЕ ИЗОБРЕТЕНИЯ" .", К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3624293/24-24 (22) 15 . 07.83 (46) 23. 11.84. Вюл. № 43 (72) Ю.Д. Веленько, В.И. Екимова, А.В. Каташев, И.Н.Коляко,Е.В,Мальков, А.Т. Михацкий, А.В. Панга, В.Н ° Петраков, В.Г. Тарасов, Я.Я. Цветков и Г.Н. Цейтлин (53) 68!.325(088.8) (56) .1. Авторское свидетельство СССР

¹ 503240, кл. С 06 F 9/22, 1976..

2. Авторское свидетельство СССР № 935959, кл. С 06 F 9/22, 1982 (прототип).. (54) ?П1КРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ (ЕГО ВАРИАНТЫ). (57) 1. Микропрограммное устройство управления, содержащее блок памяти операционных частей микропрограмм,. регистр адреса, регистр возврата, блок памяти адресов возврата, два элемента И, элемент НЕ, причем первая группа выходов блока памяти операционных частей микропрограмм является группой информационных выходов устройства, группа выходов регистра адреса соединена с группой адресных входов блока памяти операционных частей микропрограмм, группа выходов регистра возврата соединена с группой адресных входов блока .памяти адресов возврата, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения устройства эа счет обеспечения возможности работы его с составными микроподпрограммами, в него введены блок памяти адресов последовательностей микрокоманд, буферный регистр, блок элементов ИЛИ, блок памяти начальных адресов микрокоианд, схема сравнения и блок памяти признаков возврата, причем вход запуска устройства соединен с входом сброса регистра адреса, тактовый вход которого соединен с первым тактовым входом устройства, группа выходов регистра адреса соединена с группой адресных входов блока памяти адресов последовательностей микрокомаьф, первый, второй входы управления чтенйем которого соединены соответственно с выходом элемента 1 с входом чтения цлока памяти адресов возврата и с выходом первого элемента И, первый и второй входы которого соединены соответственно с первым выходом блока па мяти операционных частей микропро1грамм и с выходом схемы сравнения, первая и вторая группы входов которой соединены соответственно со второй группой выходов блока памяти операционных частей микропрограмм и с группой выходов блока памяти признаков возврата, группа адресных входов которого соединена с группой выходов регистра возврата, группа входов и тактовый вход которого. соединены соответственно с группой информационных входов устрбйства и с выходом второго элемента И, второй выход блока памяти операционных частей микропрограмм соединен с входом. элемента НЕ, с. входои управления чтением блока пя-. мяти начальных адресов иикрокоианд и с первым входом второго элемента И, второй вход которого соединен с тактовым входом буферного регистра и вторыи тактовым входои устройства, группа информационных входов которого соединена с группой адресных входов блока памяти начальных адресов иикро11256 команд, группы выходов блоков памяти начальных адресов микрокомаид, адресов возврата и адресов последовательностей микрокоманд соединены соответ-, ственно с первой, второй и третьей группами входов блока элементов ИЛИ, группа выходов которого соединена с группой входов буферного регистра, группа выходов которого соединена с группой входов регистра адреса.

2. Микропрограммное устройство управления, содержащее регистр адреса, регистр возврата, блок памяти и элемент И, причем группа выходов регистра адреса соединена с группой адресных входов блока памяти, первая группа вьгодов которого является группой выходов устройства, о т л и- ч а ю щ е е с я тем, что, с целью расширения области -применения устройства за счет обеспечения возможности работы его с составными микроподпрограммами, оно содержит коммутатор, буферный регистр, регистр эталона, схему сравнения и два элемента И-НЕ, причем первый и второй входы элемента И соединены соответственно с первым выходом блока памяти и с выходом первого элемента И-НЕ, первый, второй входы которого соединены соответственно с вторым выходом блока памяти и с выходом схемы сравнения, первая и вторая группы входов которой соединены соответственно с второй группой . выходов блока памяти и с группой выФодов регистра эталона, группа входов и тактовый вход которого соединены соответственно с второй группой выходов блока памяти и с выходом второго элемента И-НЕ, первый и второй входы которого соединены соответственно с первым тактовым входом устройства и с третьим выходом блока памяти, четвертый выход которого соединен с первой группой входов коммутатора, управляющий вход и вторая группа входов которого соединены соот.ветственно с выходами элемента И и с, группой выходов регистра возврата, тактовый вход и группа входов которого соответственно с, вторым тактовым входом устройства и с группой выходов буферного регистра, группа входов и тактовый вход которого соединены соответственно с группой выходов коммутатора и с третьим тактовым входом устройства, вход запуска и четвертый тактовый вход которого

I соединены соответственно с входом сброса и тактовым входом регистра адреса, группа входов которого соединена с группой выходов буферного регистра.

3. Микропрограммное устройство управления, содержащее блок памяти, регистр адреса, регистр возврата, три элемента И и элемент НЕ, причем первая группа выходов блока памяти является группой выходов устройства, группа выходов регистра адреса соединена с группой адресных входов блока памяти, о т л и ч а ю щ е е с я тем, что, с целью расширения области приме.нения устройства путем обеспечения возможности работы его r составными микроподпрограммами, в него введены регистр эталонов, коммутатор, счетчик и схема сравнения, выход которой соединен с управляющим входом коммутатора, первая и вторая группы входов которого соединены соответственно с второй группой выходов блока памяти и с группой выходов регистра возврата, тактовый вход и группа входов которого соединены соответственно с первым тактовым входом устройства и с группой выходов счетчика, счетный вход и группа входов которого соединены соответственно с выходом первого элемента И и с группой выходов коммутатора, тактовый вход счетчика соединен с выходом второго элемента И, первый и второй входы которого соединены соответственно с вторым тактовым входом устройства ,и с выходом элемента НЕ, вход которого соединен с первым входом первого элемента И, первым .входом третьего элемента И и с выходом блока памяти, вторая группа выходов которого соединена с группой входов регистра эталонов, тактовый вход которого соединен с выходом третьего элемента И, второй вход которого соединен с третьим тактовым входом устройства, четвертый тактовый вход и вход сброса которого соединены соответственно с тактовым входом и с входом сброса регистра адреса, группа выходов которого соединена с первой группой входов схемы сравнения, вторая группа входов которой соединена с группой выходов регистра эталонов, пятый тактовый вход устройства и

; группа входов регистра адреса соеди- ,нены соответственно с вторым входом

25625

11 первого элемента И и с группой выхо" дов счетчика.

4. Микропрограммное устройство уп-. равления, содержащее регистр адреса, регистр возврата, блок памяти, элемент И и элемент НЕ, причем первая группа выходов блока памяти соединена с группой выходов устройства, группа адресных входов блока памяти соединена с группой выходов регистра адреса, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения устройства за счет обеспечения возможности работы его с составными мик-. ропрограммами, в него введены три элемента И-НЕ, два триггера, счетчик, буферный регистр и коммутатор, причем выход первого триггера соединен с управляющим входом коммутатора и с первым входом первого элемента И-НЕ, второй вход и выход которого соединены соответственно с первым тактовым входом устройства и с первым входом элемента И, второй вход которого соединен с входом запуска устройства, второй тактовый вход которого соединен с тактовым входом регистра адреса, вход сброса и группа входов которого соединены соответственно с входом запуска устройства и с группой выходов буферного регистра, тактовый вход и группа входов которого соединены соответственно с первым тактовым входом устройства и с группой выходов коммутатора, первая и вторая группы входов которого соединены соответственно с второй группой выходов блока памяти и с группой выходов регистра возврата, тактовый вход и группа входов которого соединены соответственно с третьим тактовым входом устройства и с группой выходов буферного регистра, выход и третья группа выходов блока памяти соединены соответственно с первым входом второго элемента И-НЕ и с группой входов счетчика, счетный и тактовый входы которого соединены соответственно с вторым тактовым входом устройства и с выходом второго элемента И-НЕ, второй вход и выход которого соединены соответственно с четвертым тактовым входом устройства и с единичным входом второго триггера, тактовый вход и выход которого соединены соответственно с выходом элемента И и с первым входом третьего элемента И-НЕ, второй вход и выход которого соединены соответственно с выходом элемента НЕ и с единичным входом первого триггера, вход сброса и тактовый вход которого соединены соответственно с

1 входом запуска устройства и с выходом первого элемента И-НЕ, выход переполнения счетчика соединен с вхо- . дом элемента НЕ.

Изобретение относится к вычислительной технике и может быть использовано в устройствах управления.

Известно устройство микропрограммного управления, содержащее блок 5 памяти микрокоманд, регистр микрокоманд, дешифратор кода микрокоманд и дешифратор кода ветвления, блок управления f1/ .

Наиболее близким к изобретению 1О по технической сущности и достигаемому результату является микропрограммное устройство управления содерУ жащее блок памяти микропрограмм, два регистра адреса, блок проверки усло- 15 вий, элемент HE регистр микрокоманд и блок памяти адресов возврата, причем первая группа входов блока проверки условий соединена с группой входов устройства, группа выходов которого соединена с первой группой выходов блока памяти микропрограмм, первая, вторая группы адресных входов и вторая группа выходов, которого соединены соответственно с группами выходов первого, второго регистров адреса и с второй группой входов блока проверки условий, выходы которого соединены с группой входов регистра микрокоманд, тактовый вход и группа выходов которого соединены соответственно с выходом блока памяти микропрограмм и с группой адресных вхо. дов блока памяти адресов возврата, 1 125625 группа выходов которого соединена с группой входов первого регистра адреса (2)

Недостатком известного устройства является невозможность его работы с составными микроподпрограммами.

Цель изобретения — расширение области применения устройства за счет обеспечения возможности его работы с составными микроподпрограммами.

Поставленная цель достигается тем, что в микропрограммное устройство уп равлениярсодержащее блок памяти операционных частей микропрограмм, регистр адреса, регистр .возврата, блок памяти

15 адресов возврата, два элемента И, элемент НЕ, причем первая группа выходов .блока памяти операционных частей микропрограмм является группой информационных выходов устройства, группа

20 выходов регистра адреса соединена с группой адресных входов блока памяти операционных частей микропрограмм, группа выходов регистра возврата сое25 динена с группой адресных входов .блока памяти адресов возврата, введены блок памяти адресов последовательностей микрокоманд, буферный регистр, блок элементов ИЛИ, блок памяти начальных адресов микрокоманд, схема сравнения и блок памяти признаков возврата, причем вход запуска устройства соединен с входом сброса регистра адреса, тактовый вход которого соединен с первым тактовым входом устройства, 35 группа выходов регистра адреса соединена с .группой адресных входов блока памяти адресов последовательностей микрокоманд, первый, второй входы управления чтением которого соединены соответственно с выходом элемента

НЕ, с входом чтения блока памяти адресов возврата и с выходом первого элемента И, первый, второй входы которого соединены соответственно с пер45 вым выходом блока памяти операционных частей микропрограмм и с выходом схемы сравнения, первая, вторая группы входов которой соединены соответственно с второй группой выходов блока .па 50 мяти операционных частей микропрограмм и с,группой выходов блока памяти признаков возврата, группа адрес.ных входов которого соединена с группой выходов регистра возврата, группа55 входов и тактовый вход которого соединены соответственно с группой информационных входов устрбйства и с выxcqoM второго элемента И, второй выход блока памяти операционных частей микропрограмм соединен с входом элемента НЕ, с входом управления чтением блока памяти начальных адресов микрокоманд и с первым входом второго элемента И, второй вход которого соединен с тактовым входом буферного регистра и вторым тактовым входом устройства, группа информационных входов которого соединена с группой адресных входов блока памяти начальных адресов микрокоманд, группы выходов блоков, памяти начальных адресов. микрокоманд, адресов возврата и адресов последовательностей микрокоманд

1 соединены соответственно с первой, второй и третьей группа:m входов блока элементов ИЛИ, группа выходов которого соединена с группой входов буферного регистра, группа выходов которого соединена с группой входов регистра адреса.

В микропрограммное устройство управления по второму варианту, содержащее регистр адреса, регистр возврата, блок памяти и элемент И, причем группа выходов регистра адреса соединена с группой адресных входов блока памяти, первая группа выходов которого является группой выходов устройства, введены коммутатор, буферный регистр, регистр эталона, схема сравнения и два элемента И-НЕ, причем первый, второй входы элемента И соединены соответственно с первым выходом блока памяти и с выходом первого элемента И-НЕ, первый, второй входы которого соединены соответственно с вторым выходом. блока памяти и с выходом схемы, сравнения, первая, вторая группы входов которой соединены соответственно с второй группой выходов блока памяти и с группой выходов регистра эталона, группа входов и тактовый вход которого соединены соответственно с второй группой выходов блока памяти и с выходом второго элемента И-НЕ, первый, второй входы которого соединены соответственно с первым тактовым входом устройства и с третьим выходом блока памяти, четвертый выход которого соединен с первой группой входов коммутатора, управляющий вход и вторая группа входов которого соединены соответственно с выходами элемента И и с группой выходов регистра воз1125625

3 врата, тактовый вход и группа входов которого соединены соответственно с вторым тактовым входом устройства и с группой выходов буферного ! регистра, группа входов и тактовый 5 вход которого соединены соответственно с группой выходов коммутатора и с третьим тактовым входом устройства, вход запуска и четвертый тактовый вход которого соединены соответствен- 10 но с входом сброса -и тактовым входом

t регистра адреса, группа входов которого соединена с группой выходов буферного регистра.

В микропрограммное устройство. уп15 равления. по третьему варианту, содержащее блок памяти, регистр адреса, регистр возврата, три элемента- И и элемент НЕ, причем первая. группа выходов блока памяти является группой выходов устройства, группа выходов регистра адреса соединена с группой адресных входов блока памяти, введены регистр эталонов, коммутатор, счетчик и схема сравнения, выход которой . соединен с управляющим входом коммутатора, первая и вторая группы входов которого соединены соответственна с второй группой выходов блока памяти и с группой выходов регистра возврата, 30 тактовый вход и группа входов кото- . рого соединены соответственно с пер- ,вым тактовым входом устройства и с группой выходов счетчика, счетный вход и группа входов которого соеди- 3S иены соответственно с выходом первого элемента И и с групчоч выходов коммутатора, тактовый вход счетчика соединен с выходом второго элемента

И, первый и второй входы которого 40 соединены соответственно с вторым тактовым входом устройства и с выходом элемента НЕ, вход которого соединен с первым входом первого элемента И, первым входом третьего эле- 45 мента И и с выходом блока памяти, вторая группа -выходов которого соединена с группой входов регистра эталона, тактовый вход которого соединен с выходом третьего элемента И, вто- 50 рой вход которого соединен с третьим тактовым входом устройства, четвертый тактовый вход и вход сброса которого соединены соответственно с тактовым входом и с входом сброса реги- 55 стра адреса, группа выходов которого соединена с первой группой входов схемы сравнения, вторая группа входов которой соединена с группой выходов регистра эталона, пятый тактовый вход устройства и группа входов регистра адреса соединены соответственно с вторым входом первого элемента И и с группой выходов счетчика.

В .микропрограммное устройство управления по четвертому варианту, содержащее регистр адреса, регистр возврата, блок памяти, элемент И и элемент НЕ,причем первая группа выходов блока памяти соединена с группой выходов устройства, группа адресных входов блока памяти соединена с группой выходов регистра адреса, введены три элемента И-НЕ, два.триггера, счетчик,. буферный регистр и коммутатор, причем выход первого триггера соединен с управляющим входом коммутатора и с первым входом первого элемента

И-НЕ, второй вход и выход которого соединены соответственно с первым тактовым входом устройства и с первым входом элемента И,,второй вход которого соединен с входом запуска устройства, второй тактовый вход которого соединен с тактовым входом регистра адреса, вход сброса и группа входов которого соединены соответственно с входом запуска устройства и с .группой выходов буферного регистра, тактовый вход и группа входов которого соединены соответственно с первым тактовым входом устройства и с группой выходов коммутатора, первая и вторая группы входов которого соединены соответственно с второй группой выходов блока памяти и с группой выходов, регистра. возврата, тактовый вход .и группа входов которого соеди.— нены соответственно с третьим тактовым входом устройства и с группой выходов буферного регистра, выход и третья группа выходов блока памяти соединены соответственно с первым входом второго элемента И-НЕ и с группой входов счетчика, счетный и тактовый входы которого соединены соответственно а вторым тактовым входом устройства и с выходом второго элемента И-НЕ, второй вход и выход которого соединены соответственно с четвертым тактовым входом устройства и с единичным входом второго триггера, тактовый вход и выход которого соединен соответственно с выходом элемента И и с первым входом третьего *эле,мента И-НЕ, второй вход и выход ко1125625 торого соединены соответственно с

1, выходом элемента НЕ и" с единиИным входом первого триггера, вход сброса и тактовый вход которого соединены

1 соответственно- с входом запуска устрой 5 ства и с выходом первого элемента И НЕ, выход переполнения счетчика соединен с входом элемента НЕ.

На фиг. 1-4 представлена. блок-схема микропрограммного устройства управ-1Р ления (варианты исполнения).

Устройство по первому варианту (фиг. 1) содержит регистр 1 адреса, буферный регистр 2, регистр 3 возврата, блок элементов ИЛИ 4, блок 5 памя 15 ти признаков возврата, схему 6 сравнения, элемент И 7, тактовый вход 8 устройства, блок 9 памяти адресов.последовательностей микрокоманд, блок

10 памяти операционных частей микро- 20 программ, блок 11 памяти начальных адресов микрокоманд, блок 12 памяти адресов возврата, элемент И 13, груп пу информационных входов 14 устройства, вход 15 запуска устройства,так- 25 товый вход 16 устройства, элемент

НЕ 17, группу информационных выходов

18 устройства.

Устройство по второму варианту (фиг. 2) содержит группу выходов 19 3р .устройства, элементы И-НЕ 20 и 21, коммутатор 22, блок 23 памяти, тактовые входы 24 и 25 устройства, регистр

26 талонов, регистр 27 адреса, схему 28 сравнения, элемент И 29,. вход

30 запуска устройства, буферный регистр 3 1, тактовый вход 32 устройства, регистр 33 возврата, тактовый вход 34 устройства.

Устройство по третьему варианту (фиг. 3) содержит элементы И 35 и 36,. схему 37 сравнения, тактовые входы

38-41 устройства, счетчик 42, группу выходов 43 устройства, блок 44 памяти, регистр 45 эталонов, элемент НЕ

46, регистр 47 адреса, регистр 48 возврата, коммутатор 49, вход 50 запуска устройства, элемент И 51.

Устройство по червертому варианту (фиг. 4) содержит элементы И-НЕ 52-54

:триггеры 55 и 56, элемент И 57,счетчик

58, элемент НЕ 59, тактовые входы 60-62 устройства, блок 63 памяти, регистр 64 адреса, регистр 65 возврата, комму55 татор 66, тактовый вход 67 устройства, группу выходов 68 устройства, вход 69 запуска устройства, буферный регистр 70.

Устройство по первому варианту (Лиг,1) работает следующим образом, Запуск устройства осуществляется по сигналу начального пуска на входе

15 устройства, при этом сигнал началь ного пуска поступает на вход установки "в нуль" регистра 1. Регистр 1

1 устанавливается в нулевое состояние,. т.е. в нем устанавливается нулевой адрес, по которому выбирается нулевая линейка в блоках 9 и 10 в которой закодирована микрокоманда, выполняемая по этому адресу.

В процессе работы микропрограммного устройства управления на выходах блоков 9 и 10 производится последовательное формирование микрокоманд выполняемой микропрограммы.

При этом операционная часть каждой микрокоманды поступает по выходам 18 устройства с блока 10 в операционные узлы (не показаны), обеспечивающие выполнение текущей микрокоманды, а адресная часть каждой микрокоманды с блока 9 поступает на вход регистра

2 адреса и по стробирующему сигналу на входе 8 устройства запишется в него (в регистр 2). Далее эта адресная часть поступает на вход регистра

1 адреса. При этом блоки 11 и 12 памяти отключены, так как на их управляющих входах отсутствуют сигналы разрешения.

Окончание выполняемой и начало новой микрокоманды осуществляется по стробирующему сигналу,. поступающему на вход 16 устройства (управляющий вход регистра 1 адреса) и обеспечивающему смену адреса в регистре 1 адреса, и следовательно, выбор новой линейки в блоках 9 и 10, т.е. выбор новой микрокоманды. При этом блок 5 постоянно включен, т.е. на его выходе постоянно присутствует информация.

При появлении на входах блоков 9 и 10 адреса микрокоманды, обеспечивающей считывание новой команды, на выходе блока 10 появляется сигнал логической "1", который выключает через элемент НЕ 17 блок 9 и включает блок

11.Код команды с группы входов 14 поступает на адресный вход блока 11 и на вход в регистр 3 возврата.

На выходе блока 11 появляется информация, соответствующая адресу, представленному кодом операции команды и являющемуся адресом первой микрокоманды считываемой команды

1125625

10 (микропрограммы) . По стробирующему сигналу, поступающему на вход 8 устройства, и следующему стробирующему сигналу по входу 16,содержимое.блока 11 заносится в регистр 2, а код команды — при наличии сигнала логи-. ческой " 1" на выходе блока 10, поступающего на один из входов элемента

И 13 по переднему фронту стробирующего сигнала на входе 8 устройства, за- 10 носится в регистр 3 возврата.

Таким образом, на входе регистра

1 появляется адрес первой микрокоманды микропрограммы, а на входах .блоков 12 и 5 — код считываемой коман-15 ды, являющийся адресом для данных блоков.

Блок 12 отключен (на его управляющем входе отсутствует сигнал разрешения), а на выходе блока 5 появля- 20 ется информация, являющаяся кодом признака возврата для данной команды, закодированным в линейке по адресу выхода регистра 3.

Данный код поступает с выхода.бло- 25 ка 5 на первую группу входов схемы 6, на вторую группу входов которой поступает код признака возврата с группы выходов блока 1О.. Результат сравнения поступает на вход элемента И 7, на щ второй вход этого элемента поступает управляющий сигнал с выхода блока

10. Выходы блока 10 взаимоисключающие, поэтому при наличии сигнала на одном выходе включение блока 12 исключено, в этом случае отсутствует сигнал разрешения íà его входе с выхода элемента И 7, отключенного в свою очередь сигналом с другого выхода блока 10. Блок 9 отключен сигна-40 лом через элемент НЕ 17.

При этом состояние выхода элемента

И 7 запрещает включение блока 12 и разрешает включение блока 9, который. все же не включается, так как сигнал 4> через .элемент HE 17 запрещает его включение. По стробирующему сигналу на входе 8 в регистр. 2 из блока 11 переписывается адрес первой микрокоманды микропрограммы, который может быть при данном схемном решении адресов первой микрокомандой микроподпрограммы, так как в регистр 3 возврата уже занесен адрес возврата (код команды, являющийся адресом 5s для выбора линейки в блоке 12), в котором закодирован адрес возврата из данной микроподпрограммы.

Если на выходе блока 10 устанавливается сигнал логического "0", то он выключает блок 11 и через элемент НЕ 17 по одному из управляющих входов разре. пает включение блока 9.

Если логическая " 1" на другом вы-. ходе блока 10 отсутствует, адрес сле; дующей микрокоманды считывается из блока 9, так как выход элемента И 7 держит в выключенном состоянии блок .12 и разрешает включение блока 9.

Следовательно, блок 9 включен и содержимое его поступает на вход регистра

2, и при наличии стробирующего сигна- ла на входе 8 записывается в него.

Таким образом, при отсутствии сигнала логической " 1" на выходах блока 10 осуществляется считывание адре са следующей микрокоманды микропрограммы из блока 9. Переход на микропбдпрограмму осуществляют по адресной части микрокоманды из блока 11 (при считывании новой команды, так как код операции команды является только адресом для блока 11 и по этому адресу в блоке 11 может быть предварительно закодирован адрес любой микрокоманды) или из блока 9 памяти адресов последовательности микрокоманд (при переходе на микроподпрограмму не при считывании новой команды, а с какой-то промежуточной микрокоманды микропрограммы) .i

При выполнении составной микроподпрограммы, на последней (завершающей) микрокоманде каждой из ее составных частей, на выходе блока 1О появляется сигнал логической "1". А на выходе элемента И. 7 при несовпаде нии сравниваемых кодов признака возврата с блока 5 и с группы выходов блока 10 остается сигнал логическогд и и

О, обеспечивающий считывание адреса новой микрокоманды из блока 9.

При совпадении сравниваемых кодов, свидетельствующем об окончании выполняемой микроподпрограммы, на выходе элемента И 7 появляется сигнал логической "1", который выключает блок 9 и включает блок 12.

По выходному состоянию регистра 3 возврата, являющемуся адресом для блока 12, в последнем выбирается линейка, в которой закодирован адрес возврата данной команды Hs микроподпрограммы. По стробирующему сигналу на входе 8 устройства этот адреЬ переписывается в регистр 2, а ко стро1125625

12 бирующему сигналу на входе 16 устройства — в регистр 1 адреса, в реэульта" те выбирается первая микрокоманда микропрограммы после окончания микроподпрограммы.

Устройство по второму варианту (фиг. 2) работает следующим образом.

Запуск устройства осуществляется по сигналу начального пуска на входе

30 устройства.

В .процессе работы микропраграммного устройства управления на выходах блока 23 производится последовательное формирование микрокоманд выполняе15 мой микропрограммы. Причем операционная часть каждой микрокоманды поступает. по выходам t9 устройства (с блока 23) в операционные узлы не показаны), обеспечивающие выполнение те20 кущей микрокоманды, а адресная часть каждой микрокоманды с второй группы выходов блока 23 поступает на группу входов коммутатора 22.

Выбор очередной микрокоманды в блоке 23 памяти микрокоманд осуществляется по адресу — содержимому выхода регистра 1 в зависимости от состояния -выхода элемента И 29; при наличии единичного сигнала на выходе элемента И 29, следовательно, на уп30 равлякщем входе коммутатора 22, происходит считывание в регистр 31 содержимого второй группы выходов блока 23, при наличии нулевого сигнала на вы.ходе элемента И 29 в регистр 31 счи- З5 тывается содержимое .регистра 3.

Окончание выполняемой и начало новой микрокоманды .происходит по стробирующему сигналу на входе 34 устройства, осуществляющему запись .в регистр 27 адреса новой микрокоманды из регистра 31 и выбор ее на выходах. блока 23 памяти микрокоманд.

Переход на,микроподпрограмму осуществляют также по адресной части теку-45 щей микрокоманды. При этом до перехода на микроподпрограмму необходимо запйсать в регистр 33 адрес возврата, а в регистр,".6 — код признака возврата, по которому будет сформировано управляющее воздействие, обеспечиваю-. щее возврат из микроподпрограммы.

Запись адреса возврата в регистр

33 осуществляется по сигналу на входе

25. Этот сигнал обеспечивает запись 55 адреса текущей микрокоманды из регистра 31 в регистр 33. При этом содержимое. регистра 31 заносится в регистр 33, измененное определенным образом за счет монтажного соединения. этих блоков, например, третий разряд регистра 31 жестко соединен с седьмым разрядом регистра 33, а седьмой разряд регистра 3 1 — с третьим разрядом регистра 33 и т.п.

Сформированный таким образом адрес возврата является адресом первой микроманды микропрограммы, выполняемой после завершения микроподпрограммы.

Код признака возврата поступает на входы регистра 26 и на одну из групп входов схемы 28 сравнения и по, разрешающему сигналу с выхода блока

23 содержимое второй группы, выходов этого блока заносится в регистр 26 по стробирующему сигналу на входе 32.

Управляющее воздействие, сформированное на выходе по ре"ультатам сравнения сигналов с выхода регистра 26 и выходов блока 23, формирует нулевой сигнал на выходе элемента И-НЕ 21 при наличии сигнала на выходе блока

23, который является сигналом разрешения сравнения кодов признака возврата и кодируется в завершающих микрокомандах микроподпрограмм. Этот сигнал с выхода элемента И-НЕ 21 обеспечивает появление нулевого сигнала на выходе элемента И 29, по которому происходит подключение выходных цепей регистра 33 на входы регистра 3 1 через коммутатор 22 °

Если сравниваемые в схеме 28 коды не совпадают, то на выходе элемента

И-НЕ 21 управляющее воздействие не формируется. В этом случае выходной сигнал элемента И 29 обеспечивается значением выхода блока 23: при наличии единичного сигнала на выходе блока 23 — происходит считывание адресной части микрокоманды с второй группы выходов блока 23) при наличии нулевого сигнала на выходе блока 23— происходит запись содержимого регистра 33 через коммутатор 22 в регистр

31.

Устройство по третьему варианту работает следующим образом.

Запуск устройства осуществляется по сигналу начального пуска на входе

50.

В процессе работы микропрограммного устройства управления на выходах блока 23 памяти микрокоманд производится последовательное формирова- ние микрокоманд выполняемой микро14

13 программы. Причем операционная часть каждой микрокоманды поступает по выходам 43 в операционные узлы (не показаны), обеспечивающие выполнение текущей микрокоманды, а адресная часть каждой микрокоманды с второй группы выходов блока 44 поступает на входы регистра 45 эталона и коммутатора 49. При этом на правляющнй вход коммутатора 49 поступает сигнал с выхода схемы 37.

Ф.

При наличии первого нулевого сигнала на выходе схемы 37 формирование адреса следующей микрокоманды осуществляется .по адресной части блока 44: содержимое второй группы выхода блока 44 параллельно записывается через коммутатор 22 в счетчик 42 по сигналу на входе 38 при наличии нулевого сиг.нала на выходе блока 44.

Окончание выполняемой микрокоманды и начало новой .происходит по стробирующему сигналу на входе 40. По этому сигналу осуществляется запись в регистр 47 адреса новой микрокоманды из счетчика 42 и выбор ее на выходах блока 44.

Переход на микроподпрограмму осу ществляют также по адресной части текущей микрокоманды. При этом до

30 перехода на микроподпрограмму необходимо сформировать адрес возврата, а в регистр 45 записать адрес завершающей микрокоманды микроподпрограммы.

Запись адреса возврата в регистр З5

48 осуществляется по управляющему сигналу на входе 41. Этот сигнал обеспечивает запись адреса текущей микрокоманды из счетчика 42 в регистр 48. При этом содержимое счетчи-40 ка 42 заносится в регистр 48, измененное определенным образом за счет монтажного соединения этих блоков, например третий разряд счетчика 42 жестко соединен с. седьмым разрядом регистра 45

48, а седьмой разряд счетчика 42 — с третьим разрядом регистра 48 и т.п.

Сформированный таким образом адрес возврата является адресом первой микрокоманды, выполняемой после завершения микроподпрограммы.

В момент записи адреса завершающей микрокоманды в регистр 45 на вы- ходе блока 44 присутствует единичный сигнал (предварительно закодировано),>> который запрещает параллельную запись в счетчик 42, сигнал с выхода блока

44 инвертируется на элементе НЕ 46 и поступает на один из входов элемента И 35 как запрещающий сигнал, поэтому по сигналу на входе 38 устройства запись по группе входов счетчика 42 запрещается, а по входу Ъ 1" этого счетчика содержимое в нем увеличивается на единицу, таким .образом формируется в этом варианте адрес следующей микрокоманды микропрограммЫ.

По стробирующему сигналу на входе

39 устройства, поступа