Устройство для контроля блоков постоянной памяти

Устройство для контроля блоков постоянной памяти

Иллюстрации

Показать все

Реферат

 

1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ БЛОКОВ ПОСТОЯННОЙ ПАМЯТИ, содержащее блок ввода информации, вход которого соединен с первым выходом блока управления, накопитель, первыйвход которого соединен с вторым выходом блока управления, формирователь информационных сигналов, вход которого соединен с выходом блока индуктивных датчиков, генератор тока , выход которого соединен с первым входом блока индуктивных датчиков , блок сравнения, первый выход которого соединен с первым входом блока управления, блок ввода контрольных сигналов, вход которого и второй вход блока управления соединены с первым выходом блока ввода информации, блок регистрации ошибок, первый вход которого и третий вход блока управления соединены с вторым выходом блока ввода информации, второй и третий входы блока регистрации ошибок соединены соответственно с вторым и третьим выходами блока сравнения и блока управления, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства , в него введены счетчик, дешифратор , формирователь адресных сигналов , элементы И-ИЛИ, элемент задержки и формирователь управляющих сигналов , первый и второй входы которого соответственно соединены с первым и четвертым выходами блока управления , четвертый вход блока управления соединен с первым выходом блока ввода контрольных сигналов, вход которого и первый вход первого элемента И-ИЛИ соединены с первым выходом блока ввода информации, третий выход которого соединен с вто рым входом первого элемента , третиП вход которого соединен с пятым выходом блока управления, второй выход блока ввода контрольных сигналов соединен с четвертым входом первого элемента И-ИЛИ, BTOPI IM входом накопителя и первым входом второго элемента И-ИЛИ, второй вход которого соединен с шестым выходом блоi ка управления, седьмой выход которого соединен с первым входом счетчика , второй вход которого соединен с выходом первого элемента И-ИЛИ, первый выход счетчика соединен с пятым входом блока управления, второй выход счетчика - с первым входом фop lиpoвaтeля адресных сигналов, пер-вым входом дешифратора, третьим входом накопителя и четвертым входом блока регистрации ошибок, выход коГО торого соединен с шестым входом блока управления, восьмой выход блока 01 управления соединен с вторым входом дешифратора и входоп элемента задержки , выход которого соединен с первь входом третьего элемента И-ИЛИ второй вход которого соединен с выходом формирователя информационных сигналов, первый выход формирователя управлякадих сигналов соединен с седьмым входом блока управления, а второй выход - с вторым входом формирователя адресных сигналов, третьими входами второго и третьего элементов И-ИЛИ и является первым выходом устройства, первый и второй выходы формирователя адресных сигналов являются соответственно вторым и третьим выходами устройства, ;четвертый вход второго элемента И-ИЛИ

„„SU„„1125 А

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК ц5И 0 11 С 29/00

ОПИСАНИЕ ИЭОБРЕТЕНИН ::

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3586485/24-24 (22) 29 ° 04.83 (46) 23.11.84. Бюл. 8 43 (72) А.Д.Бакакин, А.И.Бабаев, Ю,C.Èñàåâ и К.А.Попов (53) 681,327.66 (088.8); (56) 1.Авторское свидетельство СССР

Р 563697, кл. ",. 11 С 29/00, 1976.

2. Авторское свидетельство СССР

Р 886059,кл. 0 11 С 29/00,1980 (прототип). равления, четвертый вход блока управления соединен с первым выходом блока ввода контрольных сигналов, вход которого и первый вход первого элемента И-ИЛИ соединены с первым выходом блока ввода информации, третий выход которого соединен с вторым входом перного элемента И-ИЛИ, трет;.й вход которого соединен с пятым выходом блока управления, второй выход блока ввода контрольных сигналов соединен с четвертым входом первого элемента И-ИЛИ, вторым входом накопителя и первым входом второго элемента И-ИЛИ, второй вход которого соединен с шестым выходом блока управления, седьмой выход которого соединен с первым входом счетчика, второй вход которого соединен с выходом первого элемента И-ИЛИ, первый выход счетчика соединен с пятым входом блока управления, второй выход счетчика — с первым входом формирователя адресных сигналов,пер-вым входом дешифратора, третьим нходом накопителя и четвертым входом блока регистрации ошибок, выход которого соединен с шестым входом блока упразления, восьмой выход блока управления соединен с вторым входом дешифратора и нхсдо < элемента эадержки, выход которого соединен с пернь-. входом третьего элемента И-ИЛИ второй вход которого соединен с вы-. ходом формирователя информационных сигналов, первый выход формирователя управляющих сигналов соединен с седь ым входом блока управления, а второй выход — c вторым нходом формирователя адресных сигналов, третьими входами второго и третьего элементов И-ИЛИ и является первым выходом устройства, первый и второй выходы формирователя адресных сигналов являются соответственно вторым и третьим выходами устройства, четвертый вход второго элемента И-ИЛИ (54)(57) 1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ

БЛОКОВ ПОСТОЯННОЙ ПАМЯТИ, содержащее блок ввода информации, вход которого соединен с первым выходом блока управления, накопитель, первыйнход которого соединен с вторым выходом блока управления, формирователь информационных сигналов, вход которого соединен с выходом блока индуктивных датчиков, генератор тока, выход которого соединен с первым входом блока индуктивных датчиков, блок сравнения, первый выход которого соединен с первым входом блока управления, блок ввода контрольных сигналов, вход которого и второй вход блока управления соединены с первым выходом блока ввода информации, блок регистрации ошибок, перный вход которого и третий вход блока управления соединены с вторым выходом блока ввода информации, второй и третий входы блока регистрации ошибок соединены соответственно с вторым и третьим выходами блока сравнения и блока управления, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродейстния устройства, в него введены счетчик, дешифратор, формирователь адресных сигналов, элементы И-ИЛИ, элемент задержки и формирователь управляющих сигналов, первый и второй входы которого соответственно соединены с первым и четвертым ныходами блока уп1125657 лов../ является первым входоМ устРойства, четвертый вход третьего элемен- . та И-ИЛИ является вторым входом устройства, выход дешифратора соединен с вторым входом блока индуктивных датчиков,выход накопителя соединен с пятым входом второго элеме нта И-ИЛИ, выходы второго и третьего элементов И-ИЛИ соединен с входами блока сравнения.

2, Устройство по п. 1, о т л и ч а ю ш е е с я тем, что блок управления содержит мультивибратор, регистр, формирователь импульсов, распределитель и формирователь коман qных импульсов, первый вход которого соединен с выходом распределителя, вход распределителя соединен .с первым выходом формирователя имИзобретение относится к вычислительной технике, в астности к запоминающим устройствам, и может быть использовано для контроля блоков постоянной памяти и кодовых жгутов. 5

Известно устройство для контроля постоянных запоминаюших устройств, содержашее блок считывания информации, соединенный с регистром определения приоритета, адресным счетчиком и блоком управления. Регистр определения приоритета соединен с блоком анализа ошибок и блоком ключей. Адресный счетчик, соединен с дополнительным адресным счетчиком, комму 1 5 гатором, дешифратором адреса, дешифзатором определения приоритета, блоком управления и блоком анализа сшив зок. Блок управления связан с блоком анализа опибок,дополнительным адресзым счетчиком,деиплфратором определе-ния приоритета,-распределителем, блоком выборки адресов приоритета и генератором синхроимпульсов. Блок анализа ошибок подключен к дополнительному адресному счетчику, коммутатору и блоку выборки адресов приоритета, Еомлутатор подключен к дешифратору ацреса и генератору синхроимпульсов.

Дешифратор определения приоритета соЕдинен с распределителем, который сзединен с блоком выборки адресов г:риори тета (1 1.

Недостатком устройства является невысокое быстродействие, так как носителем контрольной инфомации яв- 35 г.яется перфокарта, считывание с которой имеет небольшую скорость, а также постоянная ра".ðÿäíîñòü эталон. ного слова, что снижает номенклатуру проверяемых изделий. 4О пульсов, первый вход которого соединен с выходом мультивибратора, второй выход и второй вход формирователя импульсов соединены соответственно с входом и выходом регистра, выход распределителя является первым выходом блока управления, второй, третий, четвертый, пятый, шестой, седьмой и восьмой входы формирователя командных импульсов являются первым, вторым,. третьим, четвертым, пятым, шестым и седь ым входами блока управления, первый, второй, третий, четвертый, пятый, шестой.и седьмой выходы формирователя командных импульсон являются вторым, третьим, четвертым, пятым, шестым, седьмым и восьмым выходами блока управления.

Наиболее "лизки.» к изобретению по технической суцности является уст. ройство для контроля блоков постоянной памяти,, содержац|ее блок ввода контрольных сигналов, блок управления, накопитель, группу генераторов токовых импульсов, первый блок местного управления, формирователь контрольных сигналов, распределитель сигналов,. схему сравнения, группу индуктивных датчиков второй блок мест. ного управления и формирователь информационных сигналов, причем выход блока ввода информационных сигналов подключен к и" ðâîìó входу формирователя адресных сигналов, а первый вход — к первому выходу блока управления, Второй вход блока управления соединен с вторым входом формирователя, адресных сигналов,, третий выход и первый вход — соответственно с первыми входами и выходом первого блока местного управления, а четвертый выход и второй вход — соответственно с первым входом и выходом схемы сравнения. Герзый и второй входы накопителя подключены соответственно к пятому выходу блока управления и первому выходу формирователя адресных сигна-

Первый вход формирователя контрольных сигналов подключен к первому выходу распределителя сигналов, второй вход — к шестому входу блока управления, а выход — к третьему входу накопителя. Первый, второй и третий входы распределителя сигналов соединены соответственно с выходом блока ввода контрольных сигналов, выходом накопителя и седьмым

1125657 входом блока управления. Выход распределителя сигналов подключен к второму входу схемы сравнения. Одни из входов генератора токовых импульсов соединены с вторым выходом первого блока местного управления, другие входы — с вторым входом формирователя адресных сигналов, а выходы — с одними из входов индуктивных датчиков, другие входы которых подключены к выходу второго блока 10 ,местного управления.

Первый и второй входы второго блока местного управления соединены соответственно с третьим выходом формирователя адресных сигналов и 15 восьмым выходом блока управления., Выходы индуктивных датчиков подключены к входам формирователя информационных сигналов, выход которого соединен с третьим входом схемы сравнения.20

Второй вход блока ввода контрольных сигналов является входом устройства (2).

Недостатком известного устройства является то, что его быстродействие ограничено скоростью работы блока ввода контрольных сигналов, который является электромеханическим считывателем информации с программоносителя со скоростью считывания несколь-З0 ких перфокарт в секунду.В режиме сравнения, когда контрольная информа-. ция хранится в накопителе устройства, быстродействие контроля также ограничено скоростью выбора контрольных чисел иэ накопителя Зу.

Кроме того, для обеспечения про" цесса контроля необходимо иметь рабочие программы, составление которых требует дополнительной затраты рабочего времени высококвалифициро- 40 ванного обслуживающего персонала.

Цель изобретения — повышение быстродействия устройства путем обеспечения режима, позволяющего проводить контроль блоков памяти и кодо- 45 вых жгутов методом сравнения с устройствами, хранящими аналогичную числовую программу, со скоростью контроля, близкой к режиму работы в реальном масштабе времени, а также снижение трудоемкости процесса контроля за счет того, что при изготовлении приборов большой серии не требуется составление рабочих программ.

Поставленная цель достигается тем, что н устройство для контроля блоков постоянной памяти, содержащее блок ввода информации, вход которого соединен с первым выходом блока управления, накопитель, пер- ® вый вход которого соединен с вторым выходом блока управления, формирователь информационных сигналов, вход которого соединен с выходом блока индуктивных датчиков, генера- 45 тор тока, выход которого соединен с первым входом блока индуктивных датчиков. блок сравнения, первый вы. ход которого соединен с первым входом блока управления, блок ввода контрольных сигналов, вход которого и второй вход блока управления соединены с первым ныходом блока ввода информацир, блок регистрации ошибок, первый вход которого и третий вход блока управления соединены с вторым выходом блока ввода информации, второй и третий входы блока регистрации ошибок соединены соответственно с вторым и третьим выходами блока сравнения и блока управления, введены счетчик, дешифратор, Формирователь адресных сигналов, элементы И-ИЛИ, элемент задержки и формирователь управляющих сигналов, первый и второй нходы которого соответственно соединены с первым и четвертым выходами блока управления, четвертый вход блока управления соединен с первым выходом блока ввода контрольных сигналов, вход которого и первый вход первого элемента И-ИЛИ соединены с первым выходом блока ввода информации, третий выход которого соединен с вторым входом первого элемента И-ИЛИ, третий вход которого соединен с пятым выходом блока управления, второй выход блока ., ввода контрольных сигналов соединен с четвертым входом первого элемента И-ИЛИ, вторым входом накопителя и первым входом второго элемента И-ИЛИ, нторой вход которого соединен с шестым выходом блока управления, седьмой выход которого соединен с первым входом счетчика, второй вход которого соединен с выходом первого элемента И-ИЛИ, первый выход счетчика соединен с пятым входом блока управления, второй вы» ход счетчика — с первым входом формирователя адресных сигналов, первым входом дешифратора, третьим входом накопителя и четвертым входом блока регистрации ошибок, выход которого соединен r. шестым входом блока управления, восьмой выход блока управления соединен с вторым входом дешифратора и входом элемента задержки, выход которого соединен с первым входом третьего элемента И-ИЛИ, второй вход которого соединен с выходом формирователя информационных. сигналов, первый выход формиронателя управляющих сигналов соединен с седьмым входом блока управления, а второй выход — с вторым входом формирователя адресных сигналов, третьими входами второго и третьего элементов И-ИЛИ и является первым выходом устройства, первый и второй выходы формирователя адресных сиг налов являются соответственно нторым и =,ðåòüèì выходами устройстьа, четвертый нхсд второго элемента N-ИЛИ ="âëÿåòñ â€, первым входом устройстна,. четвертый вход третьего элемента И-ИЛИ является вторым входОм устройства выхОд дешифратОра. соединен ". вторым входом блока индуктивных датчиков, выход накопителя соединен с пятым входом второго элемента И-ИЛИ, выходы второго и

".ретье- о элем-нтов И-ИЛИ соединены с нходами блока сравнения„

Кроме того, блок управления содержит мультивибратор, регистр„ формиронатель импульсон, распределитель и формирователь командных импульсон, первый вход которого соединен с выходом распределителя, вход распред лителя соединен с первым выходом формирователя импульсов, первый вход которого соединен с выходом мультивибратора, второй выходи второй вход формиронателя импульсон соединены соответственно с входом и выходом ре- èñòðà,,выход распределителя является первым выходом блока управления, нторой, третий, четвертый, пятый, шестой, седьмой и восьмой входы формирователя командных импульсо являются первым, вторым, третьим, четвертым, пятым, шестым I? седьмым входами блока управления, первый, второй„. третий, четвертый пятыи,. шестой.и седьмой выходы фсрмирон †:т:-еля командных импульсов являются вторым, третьим, четвертям, пять:-м, шестым, седьмым и восьмъьм выходами блока управления.

На фи-.1 изображена функциональная схема предложенного устройства, на фиг,2 — фу-IKIIHGHальная схема формирователя командн .х импульсон. на фиг.3 — формирователь адресных сигчалов; на фиг.4 — формирователь управляющих сиг"-алов.

Устройст. о (фиг.1i содержит блок 1 Bво а информации,. блок 2 уг— равления, -;лементы И 3 — 5р зле!мен— гы И-ИЛИ 6 — 8, счетчик 9, блок 10 ввода контрольных сигналов, блок 11 регистрации Ошибок, — накопитель 12, формирователь 13,управляющих сигна.loB, элемент 14 задержки, блок 15

:=авнения,, дешифратор 16, блок 17 индуктивных датчиков, йормирова.— гель 18 информационных сигналон„, геHepaTОр 19 ока и формиронатель 20 адресных сигналоз.

Блок 1 ввода информации содержит ллавиатуру ?1, формирователь 22 оди.= ночных импульсон, регистр 23 режима работы и регистр 24 адреса. Блок 2 управления содержит мультивибра""ор 25, регистр 26,, формирователь 27

<игналоз,, распределитель 28 и формирователь 29 командных импульсон.

На фиг,1 также изображены контролируемые блоки 30 и 31.

Формирснатель 29 командных импульсов (фиг,2! содержит шину 32 синхронизации, шину 33 маркерного сигнала, шины 34 и 35 обращения к ПЗУ и к накопителю, триггеры 36 — 42, элементы И 43 — 55, элементы ИЛИ 56

59, элементы И 60 — 65, элемент HE 66 и элемент И-ИЛИ 67. Устройство также содержит шины 68 — 72.

Формирователь 20 адресных сигнаЧ 1Ъ лов (фиГ,З(выполнен на элементах И 73 и 74 и триггерах 75 и 76.

Шина 68 подключаетсч в режиме проверки двух параллельно включенных контролируемых блоков 30 и 31 памяти„ . шина 69 — при проверке кодового жгута по эталонному контролируемому блоку„ шина 70 — при пронерке контролируемых блоков 30 и 31; шина 7" при проверке кодового жгута„ Ши— на 72 обеспечивает режим проверки, при котором контрольные сигналы считываются из накопителя 12.

На ныходах элементов И 60 — 65 и и-ИЛИ 67 формируются следующие управляющие .лгналы: элемент И 60 импул-:-с нвода адреса в счетчик 9; элемент N 61 — импульс ввода контрольных сигналов блока 15 сравнения, элемент И 62 — обращение к накоги 4Q телю 12 элемент H 63 — опрос кодоР ного жгута через дешифратор 16;. элемент И 6 !,вырабатывает сигнал ошибок, элемент И 65 — Аормиро=-ания вре.. †:енной диаграммы (,пуск формирователя 13 управляющих сигналов (; зле 2 мент И-ИЛИ 67 формирует счетный им(пульс адреса.

ФОрмирОватель 13 управляющих. сиГ налОн (фиГ..4 ) сОдержит реГистр 77, элементы И 78 — 81 и триггеры 82

83, регистр 7 содержиг и 5 -триг-epoB в зависимости От контролируе— мого блока...

Блоки, нходящле в предложенное

45 устройство, выполнены на интегральных схемах, например, серии "34, Блок 0 ввода контролируеьых сигналов пОзвОляет произнОдить считывание контрольной информации с перфоя KBрты н виде элек рических cHBHÈЛОН, НЫСОКОГΠ— ЕДИНИЧНОГО И НИЗкого — нулевого уровней.

Блок 1 регистрации Ошибс-; выполнен н виде, например, МПТУ16-3 (малогабаритное печатающее устрой3 ство )„ которое имеет параллельный внОд инфОрма:IHH сигнал пОсылки и

cHx Hàë ответа после исполнения ког|аь- ды а

Клавиатуры 21 выполнены на переключателях„ например, типа П2К..

Блок 17 индуктивных ДатчикОВ Выполнен,. например„ в ниде катушек индуктизности, представляющих собой вторичную обмотку на штырезых сер65 лю« ни каем первичная Обмо 1" ка кот(>1125657

Устройство работает следующим образом.

Начало работы осуществляется сигналом, формирующимся формирователем 22 одиночных импульсов и поступающим на вход блока 10 ввода контрольных сигналов, 55

Сигйал формируется от нажатия соответствующей клавиши на клавиатуре 21, Сигналы, считанные с перфокарт, несут информацию контрольного чис- 60 ла, его адрес и сигнал синхронизации, которые поступают на формирователь 29 командных импульсов.

Сигнал синхронизации включает триггер 37 формирователя 29 и через

50 рых — провод проверяемого кодового жгута.

Формирователь 18 информационных сигналов представляет собой группу усилителей, число которых равно разрядности контролируемого кодового жгута, подключенных входами к вторичным обмоткам индуктивных датчиков, которые формируют импульсные сигналы на основе протекания импульсного тока в проводе проверяемого кодового жгута °

Цепи источников питания и цепи установки нуля триггеров, входящих в блоки предложенного устройства, условно не показаны, t5

Устройство обеспечивает проверку функционально законченных блоков постоянной памяти (ПЗУ), у которых имеется узел управления, работающий на определенной временной диаграмме управляющих сигналов и пассивных узлов памяти — кодовых жгутов.

В первом случае контролируемые блоки 30 и 31 подключаются к выходам формирователя 13 управляющих сигналов и выходам формирователя 20 адресных сигналов, а при проверке кодовых жгутов последний укладывается на сердечники блока 17 индуктивных датчиков.

Проверка осуществляется сравнением чисел в двоичном коде, считаннЫх с контролируемого блока или кодового жгута с контрольными-числами.

Операция сравнения кодов выпол-. Ç5 няется блоком 15 сравнения, на первые входы которого пОступают коды . контрольных чисел, а на вторые — коды числа,, которые считаны с контролируемого блока. 40

Носителями кодов контрольных исел могут быть: перфокарты, информация с которых вводится в устройство блоком 10 ввода контрольных сигналов, накопитель 12, блок посто- 45 янной памяти с аналогичной числовой программой, который подключается параллельно контролируемому блоку. элемент И 43 (на второй вход его поступает первый тактовый импульс) триггер 38, в цепь единичного выхода которого включены элементы И 60 и 61.

На второй вход элемента И 60 поступает второй тактоный импульс, а на второй вход элемента И 61 — третий тактовый импульс (такт три 1.

Тактовые .импульсы поступают в формирователь 29 с выхода распределителя 28, Распределитель 28 управляется по двум входам импульсами с выхода формирователя 27 импульсов, которые формируются из сигналов мультивибратора 25 и сигналов разрешения с выхода регистра 26, На основе тактовых импульсов достигнута синхронизация в работе предложенного устройства и контро- лируемых блоков.

Триггеры 37 и 38 и элементы И 43, 60 и 61 обеспечивают синхронизацию блока 10 ввода контрольных сигналов с остальными блоками устройства.

Триггер 37 включается от маркерного сигнала блока 10 ввода контрольных сигналов по одному из входов формирователя 29 командных импульсов.

С выхода элемента И 60 по второму тактовому импульсу формируется сигнал, который поступает на один из входов элемента И-ИЛИ 6 и вводит адрес проверки в счетчик 9.

С выхода элемента И 61 по третьему тактовому импульсу формируется сигнал, который поступает на один из входов элемента И-ИЛИ 7, с выхода которого на блок 15 сравнения поступает код контрольного числа. Тот же сигнал с выхода элемента И 61 выключает триггер 37, что обеспечивает прохождение только по одному тактовому импульсу, и через элемент ИЛИ 56 включает триггер 39, который разрешает прохождение четвертому тактовому импульсу через элемент И 62.

Сигнал с выхода элемента И 62 поступает на один из входов накопителя 12 и записывает в память, поступившую по этому входу, числовую информацию.

B формирователе 29 командных импульсов сигнал обращения к накопи- телю 12, который вырабатывает элемент И 62, поступает на один иэ входов элемента И 46, который по другому входу открыт сигналом с шины 71 режима проверки кодовых жгутов. С выхода элемента И 46 через элемент ИЛИ 57 включается триггер 40, который дает разрешение прохождения пятого тактового импульса через элемент И 63, являющегося сигналом опроса кодового жгута.

1125657

10 Сигнал опроса поступает на вход элемента 14 задержки и на один из входов дешифратора 16, который производит селекцию провода кодового жгута по адресу, выработанному счетчиком 9 и поступающему на другой вход дешифратора 16.

От протекания импульса тока в проводе кодового жгута, уровень которого определяет генератор 19 тока, блок 17 индуктивных датчиков и связанный с ним формирователь 18 информационных сигналов формируют число, состоящее из единичных и нулевых уровней сигналов, код которых соответствует кодовой раскладке 15 жгута„

Сигналы поступают на один из вхоцов элемента И-ИЛИ 8,другой вход когорого стробирован импульсом с выхода элемента 14 задержки, Задержка под- 20 бирается из расчета прохождения сигнала опроса кодового жгута и Формирования импульсов в блоке 17 индуктивных датчиков и формирователе 18 информационных сигналов. Подбор величины задержки определяет достоверность проверки кодового жгута, при опросе которого создается высокий уровень помех.

С выхода элемента И-ИЛИ 8 код контролируемого кодового жгута поr,:Tóïàåò на второй вход блока 15 сравнения, где сравнивается с ранее введенным в него кодом контрольного числа.

При сравнении кодов на втором выходе блока 15 сравнения присутствует сигнал единичного значения, при есраннении — нулевого, т.е. низкий уровень сигнала.

Если на выходе блока 15 сравне- 40 ния установлен единичный сигнал, то

z формиронателе 29 (на элемент ИИЛИ 67 ) поступает сигнал разрешения формирования импульса счета по седьмому тактовомУ импульсу ° другие вхо- 45 ды элемента И-ИЛИ 67 управляются сигналом конечного адреса, задаваемым счетчиком 9 и триггером 41, который включается через элементы ИЛИ 58 и И 48 импульсом опроса кодового жгу- 50 та с выхода элемента И 63 пятым тактовым импульсом. При совпадении на н=.ех входах единичных сигналов на н»ходе элемента И-ИЛИ 67 формируетс счетный импульс, который поступаег на второй вход счетчика 9 и увеличивает адрес на единицу. Установившийся адрес соответствует подключ нию следующей по номеру ячейки н накопителе 12 и через дешифратор 16 выбирает следующий провод н кодовом 40 ж:.уте. Проверка продолжается до последнего адреса и определяется ко)личеством перфокарт в блоке 10 ввод» контрольных сигналов. В случае несоответствия кодов, поступающих в блок 15 сравнения, на его нтором входе присутствует сигнал противоположного значенияя — нуленой уровень.

Прй этом в формирователе 29 элемент И-ИЛИ 67 закрыт и открывается элемент И 64, подключенный через элемент HE 66.

На выходе элемента И 64 по седьмому тактовому импульсу формируется сигнал ошибки. Сигнал ошибки поступает на один из нходов в блок 11 регистрации ошибок, на другие входы которого поступают адрес ошибки с выхода счетчика 9 и код чисел с первого выхода блока 15 сравнения.

По сигналу конца печати, который поступает с выхода блока 11 регистрации ошибок, включается триггер 36 в формирователе 29, который запрещает повторное прохождение импульса сигнала ошибки и дает разрешение на прохождение счетного импульса через элемент И-ИЛИ 67.

Счетный импульс поступает на второй вход счетчика 9 — адрес увеличивается на единицу .и цикл работы продолжается. (Перфокарта несет адресную информацию только на первой строке ).

Для повторных пронерок кодового жгута (после исправления ошибок ) переключают. работу устройства н режим повышенного быстродействия, при котором контрольные числа вводятся в блок 15 сравнения через элемент ИИЛИ 8 и в накопитель 12.

Режим работы устройства задается включением соответствующего переключателя в блоке 1, и через регистр 23 режима работы н формирователе вклю чается пятая шина 72, Проверка начинается нажатием со ответствующей клавиши в блоке 1, при этом импульс с выхода формирователя 22 одиночных импульсов поступает на один из входов формиронате" . ля 29 и через шину 35 обращения к накопителю и элемент ИЛИ 56 включает триггер 39, который разрешает прохождение через элемент И 62 четвертого тактового импульса, формирующего сигнал обращения к накопителю 12. Далее через элементы И 46 и

ИЛИ 57 включается триггер 40, разре.> ающий формирование элементом И 63 по пятому тактовому импульсу сигнал опроса кодового жгута и включение триггера 41 через элементы И 49 и

ИЛИ 58, Триггер 41 разрешает формирование импульсов счета элементом И-ИЛИ Г>7 или ошибки элементом И 64. После формирования импульса счета через элементы И 45 и ИЛИ 56 включается триггер 39 и цикл повторяется. Работа продолжается до заданного адреса в счетчике 9.

1125657

Если проверка начинается не с первого адреса, заданного счетчиком 9 при его установке в нулевое состояние сигналом сброса, то адрес начала проверки задается клавиатуре 21 и через регистр .24 адреса и элемент И-ИЛИ 6 вводится в счетчик 9.

При проверке кодового жгута в режиме сравнения с эталонным блоком постоянной памяти. т.е. ПЗУ. который имеет идентичную числовую программу с контролируемым блоком, с регистра 23 режима работы на формирователь 29 поступает сигнал, устанавливающий единичный уровень на шине 69 и на первых входах эле- 15 ментов И 47, 48 и 55. Включение режима осуществляется включением соответствующего переключателя в клавиатуре 21.

Проверка начинается от импульса 2О с выхода формирователя 22 одиночных импульсов, который поступает на один из входов формирователя 29 и через шину 35 обращения к ПЗУ на первый вход элемента ИЛИ 59, который вклю- р5 чает триггер 42. Триггер 42 разрешает прохождение десятого тактового импульса, который поступает на один из входов элемента И 65. С выхода элемента И 65 формирователя 29 импульс поступает на один из входов формирователя 13 управляющих сигналов. При поступлении импульсов на

его другой вход включается триггер 82, к единичному выходу которого подключены элементы И 78 — 80, на другие входы которых поступают тактовые импульсы, Девятый тактовый импульс включает триггер 83, разрешающий прохождение десятого тактового импульса че- 40 рез элемент И 81.

Выход элемента И 81 является одним из выходов формирователя 13 управляющих сигналов, импульс с выхода которого устанавливает первый триггер 82 в нулевое состояние и запрещает вторичное формирование импульсов элементами И 78 — 80. Триггер 83 устанавливается в нулевое состояние постояннодействующим первым 50 тактовым импульсом.

Если для построения временной диаграммы одного из контролируемых блоков требуется иметь импульсы ддительностью больше одного такта, то такие импульсы формируются триггерами регистра 77,. которые включаются и выключаются соответствующими импульсами с выхода элементов И 78

80, Группа выходов триггеров регистра 77, элементов И 78 и 81 является другим выходом формирователя 13 управляющих сигналов.

На каждое поступление на один из входов формирователя 13 с выхода 65 формирователя 29 осуществляется формирование одного цикла временной диаграммы.

Последним импульсом в цикле является импульс, сформированный по десятому тактовому импульсу элементом И 81 формирователя 13 управляющих сигналов, который с одного из выходов поступает на один из входов формирователя 29, и элементами И 47, 50 и 51 выбирается необходимый режим работы устройства.

Импульс с шины 69 через элементы И 47 и ИЛИ 57 включает триггер 40, разрешающий формирование элементом И 63 по пятому тактовому импульсу импульса опроса кодового жгута и включение триггера 41 для формирования импульса счета, после про. хождения которого включается триггер 42, разрешающий прохождение десятого тактового импульса через элемент И 65 для включения формирователя 13 управляющих сигналов, и рабочий цикл устройства повторяется.

Работа блока 15 сравнения и формирования импульсов счета в этом режиме не отличается от режимов проверки по контрольной информации накопителя 12 или проверки по перфокартам.

Режим проверки двух блоков постоянной памяти задается соответствующим переключателем клавиатуры 21, которая включает соответствующий триггер в регистре 23 режимов работы, сигнал с выхода которого поступает на соответствующий вход формирователя 29 и подключает шину 68.

Проверка начинается от импульса, поступающего на соответствующий вход формирователя 29 по шине 34 обращения к ПЗУ и на первый вход элемента ИЛИ 59, включающего триггер 42.

Формирователь 29 формирует только импульсы счета адреса элементом И-ИЛИ 67 (или ошибок — при несовпадении кодовых чисел в двух блоках ) . и импульс обращения к формирователю 13 управляющих сигналов элементом И 65.

Количество циклов, отрабатываемое устройством, равно количеству .заданных адресов в счетчике 9 и соответствует количеству ячеек в проверяемых блоках.

За базовый объект принято устройство СКП-М вЂ” стенд контроля памяти, На СКП осуществляются проверки сравниванием числовой информации, считанной с контролируемого блока,, с контрольной информацией, размещенной на перфокарте или в блоке оперативной памяти (ОЗУ) .

Недостатком СКЙ-М является то, что основным режимом работы устройства является режим сравнения по: перфокартам. Режим имеет низкое бйстродействие контроля, так как блок

13 ввода контрольных сигналов позволят производить считывание нескольких перфокарт в секунду, Кроме того, элок имеет невысокую надежность, так как его основу составляет электромеханический считыватель с ограниченным ресурсом работы.

Наличие в СКП блока ОЗу не позволяет полностью устранить его недос.."аток потому, что скорость проверки ограничена быстродействием блока ОЗУ и остается необходимость разработки рабочих программ, изготовления перфокарт и реперфорирования перфокарт, таК как их ресурс работы составляет

:.0-40 циклов ввода.

Введение в устройство предлагаемых блоков позволяет обеспечить проверку блоков памяти сравнением двух сдновременно работаюцих блоков и проверку кодовых жгу-.îâ по эталонному блоку памяти, что в свою очередь позволяет производить проверку ПЗУ в режиме, близком к реальной работе, и повысить быстродействие устройст- ва примерно в 3 раза.

Кроме того, устройство имеет режимы проверок по контрольным перфокартам и информации, хранят;ейся в блоках ОЗУ, что сохраняет высокую достоверность контроля.

Проверка двух одновременно блоков увеличивает производительность

1Î примерно в 2 раза, Снижены затраты на контроль ЛЗУ„ так как отпадает необходимость программирования изготовления перфокарт, что очень сушественно для производства большой серии.

Зкономический эффект достигается тем,. что обслуживающий персонал при проверке методом сравнения может быть более низкой квалификации. Предлагаемая экономия от внедрения одного предлагаемого устройства составляет порядка 30 тыс. руб, в год.

1125657

ВНИИПИ Заказ 8547/39

ТиРаж 574 Подписное

Филиал ППП "Патент", r.Уагород,ул.Проектная,4