Устройство для преобразования входного двоичного сигнала в телеграфный сигнал

Устройство для преобразования входного двоичного сигнала в телеграфный сигнал

Иллюстрации

Показать все

Реферат

 

1. УСТРОЙСТВО ,ФТЯ ПРЕОБРАЗОВАНИЯ ВХОДНОГО ДВОИЧНОГО СИГНАЛА В ТЕЛЕГРАФНЫЙ СИГНАЛ, содержащее источник питания, источник Hanpiume- ния смещения и двухтактный выходной каскад, состоящий из двух транзисторов разного типа проводимостей, коллекторы которых объединеныИ являются выходом устройства, а также первый фазоинвертирующий п-р-п-транзистор , коллектор которого через первый резистор соединен с базой р-п-ртранзистора двухтактного выходного каскада, отличающееся тем, что, с целью уменьшения потребляемой мощности, введены два согласующих резистора, два нагрузочных резистора,два ограничителя тока, второй резистор и второй фазоинвертирзгющий р-п-р-транзистор, коллектор которого через второй резистор подключен к базе п-р-п-транзистора двухтактного выходного каскада, причем каждый ограничитель тока состоит из делителя напряжения, резистора и двух тpaнзиctopoв, база первого из них соединена с делителем . напряжения, который соединен с общей шиной, шиной источника питания, с одним выводом резистора и с коллектором второго транзистора, база которого соединена с другим выводом резистора и с коллектором первого транзистора, эмиттер которого соединен с эмиттером второго транзистора, при этом первый ограничитель тока на п-р-п-транзисторах и второй ограничитель тока на р-п-р-транзисторах включены соответственно между плюсовой шиной источника питания и эмиттером р-п-р-транзистора двухтактного выходного каскада и минусовой шиной источника питания и эмиттером п-р-п-транзистора двухтактного выходного, каскада, а база первого фаэоинвёртирующего п-р-птранзистора через последовательно соединенные первый и второй согласующие резисторы соединена с базой второго фазоинвертирующего р-п-р . транзистора, эмиттеры фазоинвертирующих п-р-п и р-п-р-транзисторов соединены с соответствующими шинами 11сточника напряжения смещения, при . чем коллекторы фазоинвертирующих П-р-п и р-п-р-транзисторов через нагрузочные резисторы соединены соответственно с плюсовой и минусовой шинами источника питания, а соответствующие выводы согласующих резисторов являются входом устройства. 2. Устройство для преобразования входного двоичного сигнала в телеграфный сигнал ПОП.1, отличающееся тем, что, с целью повышения надежности, введены два .диода, при этом анод первого диода и катод второго диода соединены соответственно с базами первого фазоинвертирующего п-р-п-транзистора и второго

(1М (10

СОЮЗ COBETCHHX

РЕСПУВЛИН

3 цр Н 04 L 25/20

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

М АВТОРСКОМ1Г СВИДЕТНЪСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ll0 ДЕЛАМ ИЭОБРЕТЕНИЙ И OTHPbfAO (21) 3643174/24-09 (22) 28.07.83 (46) 23.11.84. Бюл. У 43 (72) А,М. Мелкумян и С.А. Мкртчян (53), 621.394.6(088.8) (56) 1, Авторское свидетельство СССР я 439934, кл. Н 04 ? 5/08, 1972.

2. Патент ФРГ У 2721514, кл. Н 04 Ь 25/20, 1978 (прототип). (54)(57) 1. УСТРОЙСТВО ДЛЯ ПРЕОБРА-

ЗОВАНИЯ ВХОДНОГО ДВОИЧНОГО СИГНАЛА

В ТЕЛЕГРАФНЫЙ СИГНАЛ, содержащее источник питания, источник напряже- . ния смещения и двухтактный выходной каскад, состоящий из двух транзисторов разного типа проводимостей, коллекторы которых объединены и являются выходом устройства, а также первый фазоинвертирующий п-р-и-транзистор, коллектор которого через первый резистор соединен с базой р-и-ртранзистора двухтактного выходного каскада, о т л и ч а ю щ е е с я тем, что, с целью уменьшения потребляемой мощности, введены два согласующих резистора, два нагрузочных резистора,два ограничителя тока, второй резистор и второй фаэоинвертирующий р-п-р-транзистор, коллектор которого через второй резистор подключен к базе и-р-и-транзистора двухтактного выходного каскада, причем каждый ограничитель тока состоит из делителя напряжения, резистора и двух транзисТоров, база первого из них соединена с делителем . напряжения, .который соединен с об щей шиной, шиной источника питания, с одним выводом резистора и с коллектором второго транзистора, база которого соединена с другим выводом резистора и с коллектором первого транзистора, эмиттер которого соединен с эмиттером второго транзистора, при этом первый ограничитель тока на п-р-и-транзисторах и второй ограничитель тока íà p-n-p-транзисторах включены соответственно между плюсовой шиной источника питания и эмиттером р-и-р-транзистора двухтактного выходного каскада и минусовой шиной источника питания и эмиттером и-р-и-транзистора двухтактного выходного. каскада, а база первого фазоинвертирующего и-р-и1 е транзистора через последовательно соединенные первый и второй согласующие резисторы соединена с базой второго фазоинвертирующего р-и-ртранзистора, -змиттеры фазоинвертирующих и-р-и и р-и-р-транзисторов соединены с соответствующими шинами источника напряжения смещения, причем коллекторы фазоинвертирующих и-р-и и р-и- р-транзисторов через нагрузочные резисторы соединены соответственно с плюсовой и минусовой шинами источника питания, а соответствующие выводы согласующих резисторов являются входом устройства.

2. Устройство для преобразования входного двоичного сигнала в телеграфный сигнал по п..1, о т л и ч аю щ е е с я тем, что, с целью повышения надежности, введены два .диода, при этом анод первого диода и катод второго диода соединены соответственно с базами первого фазоинвертирующего и-р-и-транзистора и второго

1t25765 фаэоинвертирующего р-и-р-транэисто- . второго диода являются блокировочра, а катод первого диода и анод . ными входами устройства. !

Изобретение относится к электросвязи и может использоваться для сопряжения источников цифровой информации с телеграфными каналами связи. 5

Известно устройство преобразования входного двоичного сигнала в телеграфный сигнал с защитой от перегрузки и встречного напряжения, содержащее коммутационный мост, 10 генератор возбуждения, два транзисторных ключа, соединенных с входом устройства, два трансформатора, подключенных к базовым цепям транзисторов, являющихся плечами моста, тиристор, включенный в выходную цепь устройства и резисторы-ограничители тока (1) .

Однако наличие трансформаторов в данном устройстве приводит к сниже- 20 нию надежности, увеличению габаритов устройства и к ухудшению формы выходного сигнала.

Наиболее близким техническим решением к изобретению является устрой-25 ство для преобразования входного двоичного сигнала в. телеграфный сигнал, содержащее источник питания, источник напряжения смещения и двухтактный выходной каскад, состоящий 30 из двух транзисторов разного типа проводимостей, коллекторы которых объединены-и являются выходом устройства, а также первый фазоинвертирующий п-р-п-транзистор, коллектор которого через первый резистор соединен с базой р-и-р-транзистора двухтактного выходного каскада, а также содержащее два токоограничивающих резистора, включенных в эмит- 40 терные цепи двухтактного выходного каскада (2) .

Недостатком этого устройства является большая потребляемая мощность при коротком замыкании в линии или 45 при появлении в ней зстречного напряжения, что требует использования в двухтактном выходном каскаде мощных транзисторов и токоограничивающих резисторов.

Кроме того, недостатком обоих, известных устройств является отсутствие режима, при котором можно объединить входы и выходы двух или более однотипных устройств в целях повышения надежности за счет резервирования.

Цель изобретения — уменьшение потребляемой мощности и повышение надежности устройства..

Указанная цель достигается тем, что в устройство для преобразования входного двоичного сигнала в телеграфный сигнал, содержащее источник питания, источник напряжения смещения и двухтактный .выходной каскад, состоящий из двух транзисторов разного типа проводимостей, коллекторы которых объединены и являются выходом устройства, а также первый фазоинвертирующий и-р-и транзистор. коллектор которого через первый резистор соединен с базой р-и-р транзистора двухтактного выходного каскада, введены два согласующих резис/ тора, два нагрузочных резистора, два ограничителя тока, второй резистор и второй фазоинвертирующий р-и-р транзистор, коллектор. которого через второй резистор подключен к базе п-р-и транзистора двухтактного выходного каскада, причем каждый ограничитель тока состоит из делителя на:пряжения, резистора и двух транзисто ров, база первого из них соединена с делителем напряжения, который соединен с общей шиной, шиной источника питания, с одним выводом резистора и с коллектором второго транзистора, база которого соединена с другим выводом резистора и с коллектором первого транзистора, эмиттер которого соединен с змиттером второго транзистора, при этом первый ограничитель тока на п-р-п транзис1125765 4

3 торах и второй ограничитель тока на р-и-р транзисторах включены соот( ветственно межцу плюсовой шиной ис» . точника питания и эмиттером р-и-р транзистора двухтактного выходного каскада и минусовой шиной источнйка питания и эмиттером и-р-и транзистора двухтактного выходного каскада, а база первого фазоинвертирующего и-р-и тран;истора через последовательно соединенные первый и второй согласующие резисторы соединена с базой второго фазоинвертирующего р-и-р транзистора, эмиттеры фазоинвертирующих и-р-и и р-и-р транзисторов соединены с соответствующими шинами источника напряжения смещения, причем коллекторы фаэоинвертирующих и-р-и и р-п-р транзисторов через нагрузочные резисторы соединены соответственно с плюсовой и минусовой шинами источника питания, а соответствующие выводы согласующих резисторов являются входом устройства.

Кроме того, введены два диода, при этом анод первого диода и катод второго диода соединены соответственно с базами первого фазоинвертирующего и-р-и транзистора и второго фазоинвертирующего р-и-р транзистора, а катод первого диода и анод второго диода являются блокировочными входами устройства.

Введение ограничителей тока на транзисторах позволило резко уменьшить ток, потребляемый от источника питания при коротком замыкании или появлении встречного напряжения на выходе устрой тва, а введение второго фазоинвертирующего транзистора, диодов и,соответствующих связей по-. зволило получить режим, при котором возможно параллельное включение по входам и выходам двух или более устройств, необходимое для резервирования.

На чертеже приведена электрическая принципиальная схема устройства.

Устройство для преобразования входного двоичного сигнала в телеграфный сигнал -содержит источники 1 и 2 питания, источники 3 и 4 напряжения смещения, двухтактный выходной каскад 5 на двух транзисторах

6 и 7 разного типа проводимостей, коллекторы которых обьединены и являются выходом устройства, первый фазоинвертирующий и-р-п транзистор 8, t коллектор которого через первый резистор 9 соединен с базой р-и-р транзистора 6 двухтактного выходного каскада 5, а также содержит два согласующих резистора 10 и 11, два нагрузочных резистора 12 и 13, два ограничителя 14 и 15 тока, второй резистор 16, второй фаэоинвертируюtp щий р-п-р транзистор 17, коллектор которого через второй резистор 16 подключен к базе и-р-и транзистора 7 двухтактного выходного каскада

5, причем каждый ограничитель 14 (15) тока состоит из делителя 18 и 19 (20 и 21) напряжения, резистора 22 (23) и двух транзисторов 24 и 25 (26 и 27), база первого 24 (26) из них соединена с делителем 18 и щ 19 (20 и 21) напряжения, который соединен о общей шиной 28, шиной

1(2) источника питания, с одним выводом резистора 22(23) и с коллектором второго транзистора 25(27), база которого соединена с другим выводом резистора 22(23) и с коллектором первого тринзистора 24(26), эмиттер которого соединен с эуиттером второго транзистора 25(27), при этом .первый ограничитель 14 тока на:и-р-и транзисторах 24 и 25 и второй ограничитель 15 тока на р-и-р транзисторах 26 и 27 включены соответственно между плюсовой шиной 1 .источника питания и эмиттером р-п-р

35 транзистора б,двухтактного выходного каскада 5 и мину=овой шиной 2 источника питания и эмиттером и-р-и транзистора 7 двухтактного выходного каскада 5, а база первого фазоинвертирующего и-р-и транзистора 8 через последовательно соединенйые первый 10 и второй 11 согласующие резисторы соединена с базой второ45 го фазоинвертирующего р-и-р тран- зистора 17, эмиттеры фазоинвертирующих п-р-и и р-и-р транзисторов 8 и 17 соединены с шинами 3 и 4 источника напряжения смещения, причем коллекторы фазоинвертирующих и-р-п и р-и-р транзисторов через нагрузочные резисторы 12 и 13 соединены соответственно с плюсовой 1 и минусовой 2 шинами источника питания, а соответствующие выводы согласующих резисторов 10 и 1 1 являются входом устройства. Устройство содержит также два диода 29 и 30, причем анод

3 1125765 первого диода 29 и катод второго диода 30 соединены соответственно с базами первого фазоинвертирукицего и-р-и транзистора 8 и второго фазоинвертирующего р-и-р транзистора 17, 5 а катод первого диода 29 и анод второго диода 30 являются блокировочными входами устройства. э

Устройство работает следующим образом. 10 з

В режиме преобразования входного т двоичного сигнала в телеграфный з сигнал на блокирующие входы уст- в ..ройства подаются напряжения явлении встречного напряжения происходит следующее ° Если на- входе устройства действует сигнал логической. единицы, то при перегрузке потенциал в точке соединения эмиттеров транзисторов 24 и 25 ограничителя 14 тока уменьшается. При том первый транзистор 24 ограничителя 14 тока открывается больше, акрывая тем самым второй транзисор 25 ограничителя 14 тока. В реультате через р-и-р транзистор 6

ыходного двухтактного каскада 5 протекает небольшой ток, величина которого зависит от величины резистора 22. Аналогичные процессы происходят при наличии на входе устройства сигнала логического нуля, когда открыты второй ограничитель 15 тока и п-р-и транзистор 7 выходного двухтактного каскада 5. При параллельном включении по входам и выходам двух или более устройств с целью повышения надежности за счет резервирования на блокировочные входы резервных устройств необходимо подать напряжения, открывающие диоды

29 и 30 где 0 —.падение напряжения на от-

Д,пр крытом диоде.

Таким образом, включение в эмит; терные цепи выходного двухтактного каскада ограничителей тока на транзисторах позволило снизить потребляемую устройством мощность. Так в номинальном режиме работы при напряжении питания )Un) = 22 — 30 В и нагрузке 0 = 900 — 1100 Ом потребляемая мощность не превышает 0,1 ВА, а при коротком замыкании на выходе устройства или при появлении встречного напряжения потребляемая мощность не превьппает 0,12 ВА, что позволяет реализовать устройство в виде гибридной микросхемы.

"ih < ю "C@1 ) л я "eg g л при которых диоды 29 и 30 закрыты, При наличии на входе устройства логической единицы

8 СМ.1 6.нас 10 gд, п лс фазоинвертирующий и-р-и транзистор

8 открыт и насыщен, а транзисторы . 24 и 25 ограничителя 14 тока и 25 р-п-р транзистор 6 выходного двухтактного каскада 5 находятся в активном режиме и представляют собой источник тока. На выходе устройства присутствует сигнал положительной 30 полярности, равный разности напряжения на плюсовой .шине 1 источника питания и падений напряжения на пранзисторе 25 и р-и-р транзисторе 6 выходного двухтактного. каскада 5.

При наличии на входе устройства сигнала логического нуля

)) фх см.g, 6.нас и S.э. Нос °; фазоинвертирующий р-и-р транзистор

17 открыт и насьпцен, а транзисторы

26 и 27 ограничителя 15 тока и и-р-и транзистор 7 выходного двухтактного каскада 5 находятся в активном режиме, представляя собой, как и в первом глучае, источник тока, На выходе устройства сигнал отрицательной полярности.

При перегрузке, вызванной коротким замыканием в линии, или при по0 U -U

Бл.% си 1 Дг.pf,) пл,g си < чд и

Составитель В, Зенкин

Редактор С. Патрушева Техред Л.Иикеш Корректор И. Эрдейи

Заказ 8558/44 Тираж 634 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и .открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г, Ужгород, ул. Проектная, 4