Устройство для передачи телеметрической информации

Устройство для передачи телеметрической информации

Иллюстрации

Показать все

Реферат

 

1. УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ ТЕЛЕМЕТРИЧЕСКОЙ ИНФОРМАЦИИ, содержащее аналого-цифровой преобразователь, первый вход которого является информационным входом устройства, первый блок памяти, выход которого подключен к первому входу блока сравнения, блок управления, ,первый выход которого подключен к второму входу аналогоцифрового преобразователя, отличающееся тем, что, с целью повьшения пропускной способности, в него введены буферные блоки памяти, второй, третий, четвертый и пятый блоки памяти, блок ортогонального преобразования, сумматоры, регистр, делитель, вычитатель, квадратор и ключ, выход аналого-цифрового преобразователя подключен к первому входу первого буферного блока памяти, выход которого подключен к первому входу второго блока памяти, первый выход которого подключен к входу регистра, первый выход регистра подключен к первому входу третьего блока памяти, первый выход которого подключен к первому входу второго буферного блока памяти, выход которого является выходом устройства, второй выход третьего блока памяти подключен к первому входу ключа, первый выход которого подключен к первому входу первого сумматора, выход которого подключен к первому входу делителя, выход делителя подключен к nepBONry входу четвертого блока памяти, первый выход которого подключен к вто .рому входу второго буферного блока памяти, второй выход четвертого блока памяти подключен к первому входу вычитателя, выход которого через квадратор подключен к первому входу второго сумматора, выход второго сум (Л матора подключен к второму входу блока сравнения, выход которого подключен к второму входу второго сумматора и входу блока управления, первый выход которого подключен к второму входу первого буферного блока памяти, второй выход блока управления подключен к третьему входу первого буферного блока памяти и второму входу второго блока памяти, второй выход и третий вход второго блока памяти подключены соответственно к первому входу и выходу блока ортогональногопреобразования , третий выход блока управления подключен к второму входу блока ортогонального преобразования, четвертому входу второго блока памяти , второму входу третьего блока памяти и первому входу пятого блока памяти , второй вход которого подключен к второму выходу регистра,5выход пятого блока памяти подключен к второму входу второго буферного блока памяти, четвертый выход блока управле

СОЮЗ GOBETCHHX

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

„SU„, 126993 з(я) G 08 С 19/28

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬГГИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABT0PGH0MY СВИДЕТЕЛЬСТВУ р

/

«ю. лв-. (2i) 3629560/24-24 .(22) 03.08.83 (46) 30.11.84. Бюл. У 44 (72) И.Б.Фоменко, В.В.Медведев, С.М.Башевский и А.П.Караваев (46) 30.11.84. Бюл. У 44 (53) 621.398(088.8) (56) 1. Авторское свидетельство СССР

У 805380, кл. G 08 С 19/00, 1979.

2. Авдеев Б.Я. Адаптивные телеизмерительные системы. Энергоиздат, 1981, с. 85 (прототип). (54)(57) 1. УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ

ТЕЛЕМЕТРИЧЕСКОЙ ИНФОРМАЦИИ, содержащее аналого-цифровой преобразователь, первый вход которого является информационным входом устройства, первый блок памяти, выход которого подключен к первому входу блока сравнения, блок управления, первый выход которого подключен к второму входу аналогоцифрового преобразователя, о т л и— ч а ю щ е е с я тем, что, с целью повышения пропускной способности, в него введены буферные блоки памяти, второй, третий, четвертый и пятый блоки памяти, блок ортогонального преобразования, сумматоры, регистр, делитель, вычитатель, квадратор и ключ, выход аналого-цифрового преобразователя подключен к первому входу первого буферного блока памяти, выход которого подключен к первому входу второго блока памяти, первый выход которого подключен к входу регистра первый выход регистра подключен к первому входу третьего блока памяти, первый выход которого подключен к первому входу второго буферного блока памяти, выход которого является выходом устройства, второй выход третьего блока памяти подключен к первому входу ключа, первый выход которого подключен к первому входу первого сумматора, выход которого подключен к первому входу делителя, выход делителя подключен к первому входу четвертого блока памяти, первый выход которого подключен к вто. рому входу второго буферного блока памяти, второй выход четвертого блока памяти подключен к первому входу вычитателя, выход которого через квадратор подключен к первому входу второго сумматора, выход второго сум- 9 матора подключен к второму входу блока сравнения, выход которого подключен к второму входу второго сумма- C тора и входу блока управления, первый выход которого подключен к второму входу и ер в ого буфер но ro блока памяти, второй выход блока управления подключен к третьему входу первого буферного блока памяти и второму входу второго блока памяти, второй выход и третий вход второго блока памяти подключены соответственно к первому входу и выходу блока ортогонального преобразования, третий выход блока управления подключен к второму входу блока ортогонального преобразования, четвертому входу второго блока памяти, второму входу третьего блока памяти и первому входу пятого блока памяти, второй вход которого подключен к второму выходу регистра,,выход пятого блока памяти подключен к второму входу второго буферного блока памяти, четвертый выход блока управле1126993 ния подключен к третьему входу третьего блока памяти, пятый выход блока управления подключен к третьим входам пятого блока памяти и второго буферного блока памяти, шестой выход блока управления подключен к второму входу ключа, второй выход которого подключен к второму входу вычитателя, седьмой выход блока управления подключен к третьему входу ключа и второму входу четвертого блока памяти, восьмой выход блока управления подключен к второму входу делителя и третьему входу четвертого блока памяти, девятый выход блока управления подключен к второму входу первого сумматора, десятый выход блока управления подключен к третьему входу делителя.

2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок управления содержит генератор тактовых импульсов, элементы сравнения, регистры, счетчики, триггеры и элементы И, выход генератора тактовых импульсов подключен к первым входам первого, второго, третьего и четвертого элементов И, выходы первого и второго элементов И подключены соответственно через первый и второй счетчики .к первым входам первого и второ-о элементов сравнения, выход первого элемента сравнения подключен через первый регистр к второму входу первого элемента сравнения и первому входу первого триггера, первый и второй выходы которого подключены соответственно к вторым входам первого и второго элементов И, выход второго элемента сравнения подключен к входу второго регистра и второму

Изобретение относится к устройствам Для связи и может быть использовано в системах. передачи телеметрических данных.

Известно устройство для передачи телеметрической информации, содержащее на передающей стороне последовательно соединенные датчики, блок пря. мого ортогонального преобразователя 10 входу третьего элемента И, выход ко торого подключен к второму входу пер вого триггера, первый и второй выходы которого подключены к вторым входам соответственно первого и второго элементов И, первый и второй выходы второго регистра,подключе: ы соответственно к второму входу второго элемента сравнения и первому входу второго триггера, первый выход которого подключен к первому входу третьего триггера, первый выход которого подключен к третьим входам первого и второго элементов И, второй выход третьего триггера подключен к второму входу четвертого элемента И, выход которого подключен к первым входам пятого и шестого элементов И, выход пятого элемента И через третий счетчик подключен к первому входу четвертого триггера, первый и второй выходы которого подключены соответственно к вторым входам пятого и шестого элементов И, выход шестого элемента И подключен к входу четвертого счетчика, выход которого подключен к второму входу четвертого триггера и второму входу третьего триггера, второй вход второго триггера является входом блока управления, выход генератора тактовых импульсов, первый и второй выходы четвертого триггера, первый выход третьего триггера, второй выход второго триггера, второй и первый выходы первого триггера, выход первого элемента сравнения, выход второго элемента сравнения и выход первого регистра являются соответственно первым-десятым выходами: блока управления.

Уолша, коммутатор, аналого-цифровой преобразователь, блок считывания и передатчик, на приемной стороне— блок промежуточной памяти, цифроаналоговый преобразователь, дешифратор адреса и блок обратного ортогонального преобразователя Уолша 1$.

Недостатком известного устройства является избыточность передаваемых

1126993 4 данных, так как количество передаваемых сигналов спектральных компонент постоянно и не зависит от динамичности исходного процесса.

Наиболее близким к предлагаемому является устройство для передачи телеметрической информации, содержащее последовательно соединенные коммутатор, аналого-цифровой преобразователь и блок считывания, выходы аналого- t0 цифрового преобразователя подключены к первым входам схемы сравнения, а также через блок памяти — к вторым входам схемы сравнения, выход которой через счетчик подключен к вторым вхо- 15 дам блока считывания и первому-входу блока управления, выход которого подключен к второму входу аналого-цифрового преобразователя и схемы запуска, выход которой подключен к вторым вхо- 20 дам коммутатора и блока памяти, вторые выводы блока считывания и схемы сравнения подключены соответственно к второму и третьему входам схемы запуска (2 1.

Недостатком описанного устройства является малая пропускная способность, обусловленная избыточностью передаваемых данных.

Цель изобретения — повышение пропускной способности устройства.

Поставленная цель достигается тем, что в устройство, содержащее аналого-цифровой преобразователь, первый вход которого является инфор- 35 мационным входом устройства, первый блок памяти, выход которого подключен к первому входу блока сравнения, блок управления, первый выход которого подключен к второму входу ана- 40 лого-цифрового преобразователя,введены буферные блоки памяти, второй, третий, четвертый и пятый блоки памяти, блок ортогонального преобразования, сумматоры, регистр, делитель, 45 вычитатель, квадратор и ключ, выход аналого-цифрового преобразователя. подключен к первому входу первого буферного блока памяти, выход которого .подключен к первому входу второго 50 блока памяти, первый выход которого подключен к входу регистра, первый выход регистра подключен к первому в входу третьего блока памяти, первый выход которого подключен к первому 55 входу второго буферного блока памяти, выход которого является выходом устройства, второй выход третьего блока памяти подключен к первому входу ключа, первый выход которого подключен к первому входу первого сумматора, выход которого подключен к первому входу делителя, выход делителя подключен к первому входу четвертого блока памяти, первый выход которого подключен к второму входу второго буферного блока памяти, второй выход четвертого блока памяти подключен к первому входу вычитателя, выход которого через квадратор подключен к первому входу второго сумматора, выход второго сумматора подключен к второму входу блока сравнения, выход которого подключен к второму входу второго сумматора и входу блока управления, первый выход которого подключен к второму входу первого буферного блока памяти,.-второй выход блока управления подключен к третьему входу первого буферного блока памяти и второму входу второго блока памяти, второй выход и третий вход второго блока памяти подключены соответственно к первому входу и выходу блока ортогонального преобразования, третий выход блока управления подключен к второму входу блока ортогонального преобразования, четвертому входу второго блока памяти, второму входу третьего блока памяти и первому входу пятого блока памяти, второй вход которого подключен к второму выходу регистра, выход пятого блока памяти подключен к второму входу второго буферного блока памяти, четвертый выход блока управления подключен к третьему входу третьего блока памяти, пятый выход блока управления подключен к третьим -входам пятого блока памяти и второго буферного блока памяти, шестой выход блока управления подключен к второму входу ключа, второй выход которого подключен к второму входу вычитателя, седьмой выход блока упрагления подключен к третьему входу ключа и второму входу четвертого блока памяти, восьмой выход блока управления подключен к второму входу делителя и третьему входу четвертого блока памяти„ девятый выход блока управления подключен к второму входу первого сумматора, десятый выход блока управления подключен к третьему входу делителя.

Кроме того, в блок управления введены генератор тактовых импульсов„

1126993 элементы сравнения, регистры, счетчики, триггеры и элементы И, выход генератора тактовых импульсов подключен к первым входам первого, второго, третьего и четвертого элемен- 5 тов И, выходы первого и второго элементов И подключены соответственно через первый и второй счетчики к пер вым входам первого и второго элементов сравнения, выход первого элемента сравнения подключен через первый регистр к второму входу первого элемента сравнения и первому входу первого триггера, первый и второй выходы которого подключены соответст- 15 венно к вторым входам первого и второго элементов И, выход второго элемента сравнения подключен к входу второго регистра и второму входу третьего элемента И, выход которого 20 подключен к второму входу первого триггера, первый и второй выходы которого подключены к вторым входам соответственно первого -и второго элементов И, первый и второй выходы второго регистра подключены соответственно к второму входу второго элемента сравнения и первому входу второго триггера, первый выход которого подключен к первому входу третьего 30 триггера, первый выход которого подключен к третьим входам первого и второго элементов И, второй выход третьего триггера подключен к второму входу четвертого элемента И, выход которого подключен к первым входам пятого и шестого элементов И, выход пятого элемента И через третий счетчик подключен к первому входу четвертого триггера, первый и второй выходы которого подключены соответственно к вторым входам пятого и шестого элементов И, выход шестого элемента И подключен к входу четвертого счетчика, выход которого подклю-4 чен к второму входу четвертого триггера и второму входу третьего триггера, второй вход второго триггера является входом блока управления, выход генератора тактовых импульсов., пер- >> вый и второй выходы четвертого триггера, первый выход третьего триггера, второй выход второго триггера, второй и первый выходы первого тригерра „выход первого элемента сравнения, выход второго элемента сравнения и выход первого регистра являются соответственно первым-десятым выходами блока управления.

На фиг.1 приведена схема прецлага. емого устройства, на фиг.2 — схема блока управления.

Устройство содержит аналого-цифровой преобразователь (АЦП) 1, буферный блок 2 памяти, блок 3 памяти, регистр

4, блок 5 памяти; буферный блок 6 па,мяти, ключ 7, первый сумматор 8, делитель 9, блок 10 памяти, вычитатель

11„ квадратор 12, второй сумматор 13, блок 14 сравнения, блок 15 памяти, блок 16 памяти, блок 17 ортогонального преобразования и блок 18 управления, содержащий генератор 19 тактовых импульсов, элементы И 20-25, счетчики

26-29„ регистры 30 и 31, элементы 32 и 33 сравнения, триггеры 34-3?.

Выходы блока 18 управления соединены с управляющими входами блоков следующим образом: первый выход блока управления подключен к тактирующему входу AJJ3I 1 и входу разрешения записи буферного блока 2 памяти", второй выход подключен к входу разрешения считывания буферного блока 2 памяти и входу разрешения записи блока 3 памяти ; третий выход подсоединен к тактирующему входу блока 17 ортогонального преобразования, входу разрешения считывания блока 3 памяти, входу разрешения записи блока 16 памяти и входу разрешения записи блока

5 памяти, четвертый выход соединен с входом разрешения считывания блока 5 памяти, девятый выход соединен с входом обнуления первого (накапливающего) сумматора 8, восьмой выход соединен с входом разрешения записи блока

10 и управляющим входом делителя 9, десятый выход подключен к первому информационному входу делителя 9, шестой выход подключен к первому управляющему входу ключа 7, седьмой выход соединен с вторым управляющим входом ключа и входом разрешения считывания блока 10 памяти, пятый выход соединен с входом разрешения считывания блока i6 памяти и входом разрешения записи буферного блока 6 памяти.

Блок 18 управления вырабатывает управляющие сигналы: тактовые импульсы, сигналы разрешения записи и считывания для блоков памяти, сигнал начала ортогонального,преобразования, сигнала обнуления первого накапливающего сумматора, сигнал управле; ния делителем,. сигнал управления клю. чом.

1126993 где Й„- количество сигналов1С, I в

К-й диаде. Значения N подают на делитель 9 с блока управления.

Сигнал сброса второго накапливающего сумматора поступает с выхода блока сравнения.

Устройство работает следующим образом. 5

Перед работой задают количество цифровых сигналов N =2, получаемых и на выходе АЦП 1, и устанавливают допустимую ошибку преобразования Ь пр с помощью клавиатуры в блоке 15 памяти. На выходе АЦП 1 с частотой тактовых импульсов, поступающих от блока 18 управления, получают М сигналов цифровых отсчетов х,, которые записывают в буферный блок 2 памяти.

По управляющему сигналу от блока управления эти сигналы считывают из буферного блока 2 памяти и записывают в блок 3 памяти. В блоке 17 ортогонального преобразования по сигналу 20 начала преобразования от блока управления получают М сигналов спектральных компонент С., которые записывают

1 в блок 3 памяти по мере их вычисления и переписывают в регистр 4, где разделяют сигналы С; на абсолютные значения (модули) I C,l и фазы. В случае использования ортогонального преобразователя Уолша фазой сигнала С. яв1 ляется его знак. Содержание знакового30 разряда регистра 4 записывают в блок

16 памяти, а содержание остальных разрядов (модули) — в блок 5 памяти.

Затем работа устройства ведется в двух последовательных режимах, управ-35 ление которыми осуществляют по сигналам блока управления. В первом режиме N сигналов IC .I считывают из блока 5 памяти в.первый накапливающиР сумматора 8 по диодам через ключ 7. 40

Диада — группа сигналов 1С;! в количестве 2", где K — - номер текущей диады. Адреса границ диад записывают в кольцевые регистры блока управления до начала работы. Считывание сиг-45 налов С. производят в обратном по1 рядке: от 1=И до i= 1 . По сигналу блока унравления, соответствующему концу первой обрабатываемой диады, на выходе делителя 9 формируют сигнал, пропорциональный среднему значению сигналов jC диады

Для К =256=2, количество диад

n=8, границы диад приведены в таблице.

К Начало-конец диады к

256

128

128

Значение сигнала Ь записывают в блок 10 памяти. После этого первый накапливающий сумматор 8 обнуляют сигналом с блока 18 управления.

Во втором режиме сигналы 1С;1 через ключ 7 подают на первый вход вычитателя 11, на второй вход которого подают из блока 10 памяти сигнал Ъ„ . Разностный сигнал (С; — Ъ„), получаемый на выходе вычитателя 11, возводят квадрат в квадраторе 12 и подают на второй накапливающий сумматор 13, на выходе которого получают сигнал который подают на блок 14 сравнения.

На другой вход блока сравнения подают с блока 15 памяти сигнал допустимой ошибки преобразования а „ . Ес>z ли сигнал Ь „ не превышает значения

2 сигнала 6 р, то определяют сигнал

Ь к „для следующей диады и т.д. т

При превышении сигналом е„ сигна- ла 6 срабатывает блок 14 сравнения и сигнал с его выхода подают на блок управления, который вырабатывает сигнал разрешения считывания сигналов фаз иэ блока 16 памяти и сигнал разрешения записи буферного блока 6 памяти, по которому в этот блок

9 11269 записывают сигналы фаэ всех С;„ сигналы Ъ, сигналы С„ с номерами от =1 до 1=M, где M — номер 1C;I, при котором текущая ошибка Ь „превышает значение Ь „, и срабатывает 5

2 блок 14 сравнения. Одновременно в буферный блок 6 памяти записывают значение М, которое определяется текущим значением 1=М счетчика блока уп". равления. 10

Таким образом, после срабатывания блока 14 сравнения блок 18 управления вырабатывает следующие управляющие сигналы: на блок 16 памяти — сигнал считывания, состоящий из М такто- 15 вых импульсов для считывания всех фаз; на блок 5 памяти — сигнал считывания с адресами от 1 до М, на блок

10 памяти — сигнал считывания с адресами от ь (общее число диад) до К, 20 (номер диады, на которой произошло срабатывание блока 14 сравнения); на буферный блок 6 памяти — сигнал записи информации, поступающий иэ блока

16 памяти, блока 5 памяти, блока 10 25 памяти, сигнал М .

В канал связи иэ буферного блока

6 памяти передают групповой сигнал, состоящий .из сигналов фаз, сигналы спектральных компонент С;I с номе- З0 рами 1=1+М, сигналы Ь с номерами

К= tt ((oq М) р сигнал М, Таким образом, предлагаемое устройство осуществляет увеличение пропускной способности путем сокращения З5 избыточности передаваемых данных за счет замены части сигналов спектральных компонент С; их средними на диадах значениями b . Количество заменяемых сигналов С; определяется до- 40 пу тимой среднеквадратической ошибкои 6пр е

После формирования группового сигнала и приведения устройства в исходное состояние управляющими сигналами

I0

93 блока управления и блока сравненил обрабатывают следующий цикл процесса.

В качестве базового объекта взято устройство для передачи данных, предназначенное для использования на борту космического корабля. Это устройство реализует способ сокращения избыточности на предсказателе нулевого порядка.

Технико-экономическая эффективность предлагаемого технического решения по отношению к известному оценивается значениями их коэффициентов сжатия сж (ч- м где М вЂ” количество передаваемых данных без сокращения избыточности;

М -М вЂ” количество передаваемых данных при сокращении избыточности.

Для сопоставления проведен расчетный эксперимент. С помощью ЭВМ генерируют случайный сигнал с заданными корреляционными свойствами. Этот сигнал подвергают сжатию с помощью интерполятора нулевого порядка, применяемого в базовом объекте, и с помощью модели предлагаемого устройства. При этом в качестве базисных функций используют функции Уолша. В качестве входных сигналов, подвергаемых сжатию, берут дифференцируемые процессы с корреляционной функцией вида Р(}=ехр(-с t ). В процессе экс2 2 перимента изменяется динамика реализаций, регулируемая параметром А., и суммарная ошибка восстанавливается

Расчеты показывают, что для быстроменяющихся сигналов коэффициент сжатия, получаемый при использовании предлагаемого устройства, в 1,5-3 раза выше, чем для базового объекта.

1126993

1126993

ВНИИПИ Заказ 8744/39 Ти аж 568 Поцниское

Филиал ING Патера, t.Ужгород, ул.Проектиая, 4