Устройство для приема сигналов с избыточностью

Устройство для приема сигналов с избыточностью

Иллюстрации

Показать все

Реферат

 

1. УСТРОЙСТВО ДЛЯ ПРИЕМА СИГНАЛОВ С ИЗБЫТОЧНОСТЬЮ, содержащее демодулятор, вход которого является входом устройства,, выход демодулятора соединен через аналого-цифровой преобразователь с первым входом блока памяти, генератор тактовых импульсов , выход которого соединен с входами первого и второго счетчиков, выходы первого счетчика соединены с соответствующими первыми входами первого блока ключей,, выходы которого соединены через первый регистр .с соответствующими первыми входами второго блока ключей, выход второго счетчика соединен с вторым входом второго блока ключей, выходы которого соединены через последовательно соединенные дешифратор и второй регистр с соответствующими первыми входами блока коррекции символов, первые выходы блока коррекции символов соединены с соответствующими первыми входами третьего регистра, и ключ, отличающееся тем, что, с целью упрощения устройства, в. него введены Пороговый блок, анализатор, элемент задержки,бл9к запуска генератора.- тактовых импульсов и логический блок, первые выходы рлока памяти соединены с соответствующими первыми входами блока запуска генератора тактовых им , пульсов, второй выход - с первым входом логического блока,и через пороговый блок с первым входом ключа, выход ключа соединен с вторым входом третьего регистра и первым входом анализатора, первый вькод и второй вход анализатора соединены соответственно с третьим входом и первым выходом третьего регистра, второй выход анализатора соединен с вторым г входом ключа, третий выход - с вторым входом блока запуска генератора тактовых импульсов, четвертьй выход анализатора является выходом устройства , вторые выходы третьего регист§ ра соединены с соотвётствукицими третьими входами анализатора и вторыми входами блока коррекции символов, вторые выходы блока коррекции символов соединены с соответствующими четвертыми входами анализатора,, вторыми входами блок-а памяти и третьими входаьш блока запуска генератора тактовых импульсов, выход блока запуска генератора тактовых импульсов соединен с входом генератора тактовых импульсов , -выход которого соединен через элемент задержки с третьим входом блока памяти, выход второго счетчика соединен с четвертым входом блока запуска генератора тактовых импульсов и вторым входом логи . ческого блока - , выход которого соединен с , вторым входом первого блока ключей .

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

3(5g С 08 С 19/28

ОПИСАНИЕ ИЗОБРЕТ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ му,, „"/

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3637269/24-24 (22) 29.08.83 (46) 07.12.84. Бюл. N- 45 (72) Ю.П.Зубков, В.И.Ключко, Ю.И.Николаев, В.Е Петухов и Г.Н.Усти-нов (53) 621.398(088.8) (56) 1. Бородин Л.Ф. Введение в теорию помехоустойчивого кодирования.

И., "Советское радио", 1968, с.270, рис.3.03.

2. Авторское свидетельство СССР

Ф 967137 кл. Н 04 L 17/30, Н 04 1.."- /10,. 1981 (прототип). (54)(57) 1. УСТРОЙСТВО ДЛЯ ПРИЕМА

СИГНАЛОВ С ИЗБЫТОЧНОСТЬЮ, содержащее демодулятор, вход которого является входом устройства, выход демодулятора соединен через аналого-цифровой преобразователь с первым входом блока памяти, генератор тактовых импульсов, выход которого соединен с входами первого и второго счетчиков, выходы первого счетчика соединены с соответствующими первыми входами первого блока ключей,. выходы которого соединены через первый регистр .е соответствующими первыми входами второго блока ключей, выход второго .счетчика соединен с вторым входом второго блока ключей, выходы которого соединены через последовательно соединенные дешифратор и второй регистр с соответствующими первыми входами блока коррекции символов, первые выходы блока коррекции символов соединены с . соответствующими первыми входами третьего регистра, и ключ, о т л и ч аю щ е е с я тем., что, с целью упрощения устройства, в него введены по„SU„:, 1128281 роговый блок, анализатор, элемент задержки, блок запуска генератора тактовых импульсов и .логический блок, первые выходы блока памяти соединены с соответствующими первыми входами блока запуска генератора тактовых импульсов, второй выход — с первым sxoдом логического блока и через пороговый блок с первым входом ключа, выход ключа соединен с вторым входом третьего регистра и первым входом анализатора, первый выход и второй вход анализатора соединены соответственно с третьим входом и первым выходом третьегб регистра, второй вы ход анализатора соединен с вторым входом ключа, третий выход — с вторым входом блока запуска генератора тактовых импульсов, четвертый выход анализатора является выходом устройства, вторые выходы третьего регистра соединены с соответствующими третьими входами анализатора и вторыми входами блока коррекции символов, вторые выходы блока коррекции символов соединены с соответствующими четвертыйи входами анализатора, вторыми входами блока памяти и третьими входами блока запуска генератора тактовых импульсов, выход блока запуска генератора тактовых импульсов соединен с входом генератора тактовых импульсов, .выход которого соединен через элемент задержки с третьим входом блока памяти, выход второго счетчика соединен с четвертым входом блока запуска . генератора тактовых импульсов и вторым входом логического блока -, выход которого . соединен с, вторым входом первого блока ключей .

1128 . 2. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что блок запус ка генератора тактовых импульсов содержит элемент И, элементы ИЛИ, элемент задержки и триггеры, .выход первого элемента ИЛИ соединен через эле мент задержки с первым входом второго элемента ИЛИ, выход элемента И— с первым входом первого триггера, вы; ход которого соединен с вторым входом второго элемента ИЛИ, выход второго элемента ИЛИ соединен с первым входом второго триггера, второй вход ко. торого подключен к выходу третьего элемента ИЛИ, входы элемента И являются первыми входами блока запуска генератора тактовых импульсов, первый вход третьего элемента ИЛИ.объединен с вторым входом первого триггера и является вторым входом блока запуска генератора тактовых импульсов, входы первого элемента ИЛИ являются третьими входами блока запуска генератора тактовых импульсов, второй вход третьего элемента ИЛИ объединен с третьим входом первого триггера и является четвертым входом блока запуска генератора тактовых импульсов, выход второго триггера является выходом блока запуска генератора тактовых импульсов.

3. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что логический блок содержит элементы памяти, элемент ИЛИ, элемент сравнения, ключи и триггер первый и второй выходы триггера соединены с первыми входами, соответственно первого и второго ключей выход первого ключа соединен с первыми входами триггера и элемента ИЛИ, выход элемента ИПИ соединен с первым входом первого элемента памяти, выход которого соединен с пер-.: вым входом элемента сравнения, выход . элемента сравнения соединен с первым входом третьего ключа, выход которого соединен с вторым входом элеменi, та ИЛИ, выход второго ключа соединен с первым входом второго элемента памяти,- выход которого соединен с вторым входом третьего ключа, вторые входы первого и.второго ключей объединены и являются первым входом логического блока; вторые входы первого и второго элементов памяти и триггера объединены и являются вторым входом логического блока, выход элемента

281 сравнения является выходом логического блока.

4. Устройство по п.1, î r л и ч аю щ е е с я тем, что анализатор содержит счетчики, ключи, триггеры, регистр, генератор тактовых импульсов

/ элементы задержки и элемент ИЛИ, выход первого счетчика соединен с первыми входами первого триггера и элемента ИЛИ, выход элемента ИЛИ соединен через первый элемент задержки с первым входом генератора тактовых импульсов, выход которого соединен с первым входом регистра и через второй счетчик с входом второго элемента задержки, первым .входом первого ключа и вторым входом генератора тактовых импульсов, выход первого ключа соедиЪ нен с первыми входами второго и третьего триггеров, выход второго триггера соединен с первым входом второго ключа, выход регистра соединен с первым входом четвертбго триггера, выход второго элемента задержки соединен с вторыми входами первого, второго, третьего и четвертого триггеров и второго ключа, выход третьего триггера соединен с первым входом третьего ключа, выход четвертого триггера соединен с вторым входом первого клю. ча,,вход счетчика, второй вход третьего ключа, вторые входы регистра и вторые входы элемента ИЛИ являются соответственно первым, вторым, третьим.и четвертым входами .анализатора, выходы первого ключа, первого триггера, второго и третьего ключей являются соответственно первым, вторым, третьим н четвертым выходами анализатора.

5. Устройство по п.1, о т л и ч аю щ е е с я тем, что блок коррекции символов содержит элементы задержки, ключи и инверторы, выходы элементов задержки соединены с первыми входами соответствующих ключей, выходы которых соединены с первыми входами соответствующих инверторов, входы элементов задержки объединены с вторыми входами соответствующих ключей и яв-. ляются первыми входами блока коррекции символов, вторые входы инверторов являются вторыми входами блока коррекции символов, выходы инверторов и выходы ключей являются соответственно первыми и вторыми выходами блока коррекции символов.

1 11282

Изобретение относится к электросвязи и может быть использовано в устройствах для приема и обработки составных сигналов с избыточностью, формируемых на основе кодов с про5 веркой на четность.

Известно устройство для посимволь-. ного приема сигналов, содержащее демодулятор, пороговый блок и решающий блок - (1) - .. 10

Недостатком данного устройства является низкая помехоустойчивость приема инфбрмации.

Наиболее близким по технической сущности к предлагаемому является устройство для приема- сигналов с избыточностью, содержащее демодулятор, вход которого является входом устрой1 ства, выход демодулятора соединен через аналого-цифровой преобразователь с первым входом первого блока памяти, выход первого блока памяти соединен с входами второго блока памяти, вычислительного блока и через преобразователь сигналов с первым вхопом первого регистра, выхоп первого регистра соепинен через пекопер с входом третьего блока памяти, вход (выхоа) которого соединен с выходом (входом) вычислительного блока, выход

30 третьего блока памяти является выходом устройства, первый и второй выходы второго блока памяти соединены с первыми входами соответственно ключа и блока сравнения; выход ключа соединен через четвертый блок памяти с вторым входом блока сравнения, первый и второй выходы которого соединены соответственно с вторым входом ключа и первым входом первого блока ключей, генератор тактовых импульсов, выход 40 которого соединен с входами первого, второго счетчиков и вторым входом первого блока памяти, выходы первого . счетчика соединены с соответствующими вторыми входами первого блока клю-45 чей, выходы которого соединены через второй регистр с первыми входами второго блока ключей, второй вход которого подключен к выходу второго счетчика, выходы второго блока ключей 0 соединены через дешифратор, третий регистр и блок коррекции символов с соответствующими вторыми входами первого регистра f2) .

Недостатком известного устройства является сложность, поскольку оно включает в свой состав блоки памяти и декодер, служащий для декодирова-.

81 2 ния избыточных сигналов с большим кодовым расстоянием.

В случае использования избыточных сигналов, формируемых на основе кодов с проверкой на четность, для которых минимальное кодовое расстояние между кодовыми комбинациями равно двум,данное устройство можно значительно упростить.

Цель изобретения — упрощение устройства.

Указанная цель достигается тем, что в устройство для приема сигналов . с избыточностью, содержащее демодулятор, вход которого является входом устройства, выход демодулятора соединен через аналого-цифровой преобразователь с первым входом блока памяти, генератор тактовых импульсов, выход которого .соединен с входами первого и второго счетчиков, выходы первого счетчика соединены с соответст-. вующими первыми входами первого блока ключей, выходы которого соединены через первый регистр с соответствующими первыми входами второго блока ключей, выход второго счетчика соединен с вторым входом второго блока ключей, выходы которого соединены через последовательно соединенные дешифратор и второй регистр с соответствующими первыми входами .блока коррекции символов, первые выходы блока коррекции символов соединены с соответствующими первыми входами третьего регистра, и ключ, введены. пороговый блок, анализатор, элемент задержки, блок запус-, ка генератора тактовых импульсов и логический блок, первые выходы блока памяти соединены с соответствующими первыми входами блока запуска генератора тактовых импульсов, второй выход — с первым входом логического блока и через пороговый блок с первым входом ключа, выход ключа соединен с вторым входом третьего регистра и.первым входом анализатора, первый выход и второй вход анализатора соединены соответст. венно с третьим входом и первым выходом третьего регистра, второй выход анализатора соединен с вторым входом ключа, третий выход — с вторым входом блока запуска генератора тактовых импульсов, четвертый выход анализатора является выходом устройства, вторые выходы третьего регистра соединены с соответствующими третьими входами анализатора и вторыми

81 4 йервым входом третьего ключа, выход которого соединен с вторым входом элемента ИЛИ, выход второго ключа соединен с первым входом второго элемента памяти, выход которого соединен с вторым входом третьего ключа, вторые входы первого и второго ключей объединены и являются первым входом логического блока, вторые входы первого и второго элементов памяти и триггера объединены и являются вторым входом логического блока, выход элемента сравнения является выходом логического блока., Анализатор содержит счетчики, ключи, триггеры, регистр, генератор тактовых импульсов, элементы задержки и элемент ИЛИ, выход первого счетчика соединен с первыми входами первого триггера и элемента ИЛИ, выход элемента ИЛИ соединен через первый элемент задержки с первым входом генератора тактовых импульсов, выход которого соединен с первым входом регистра и.через второй счетчик с входом второго элемента задержки, первым входом первого .ключа и вторым входом генератора тактовых импульсов, выход первого ключа соединен с первыми входами второго и третьего триггеров, выход второго триггера соединен с первым входом второго ключа, выход регистра соединен с первым входом чет вертого триггера, выход второго эле.мента задержки соединен с вторыми входами первого, второго, третьего, четвертого триггеров и второго ключа, выход третьего триггера соединен с первым входом третьего ключа, выход четвертого триггера соединен с вторым входом первого ключа, вход счетчика, второй вход третьего ключа, вторые входы регистра и вторые входы элемента ИЛИ являются соответственно первым, вторым, третьим и четвертым входами анализатдра, выходы первого ключа, первого триггера, второго и третьего ключей HpJIHloTcH соответственно первым, вторым, третьим и четФ вертым выходами анализатора..

Кроме того, блок коррекции символов содержит элементы задержки, ключи и инверторы, выходы элементов задержки соединены с первыми входами соответствующих ключей, выходы которых соединены с первыми входами соответствующих инверторов, входы элементов задержки объединены с вторыми входами соответствующих ключей и

3 11282 входами блока коррекции символов, вторые выходы блока коррекции символов соединены с соответствующими чет вертыми входами анализатора, вторыми входами блока памяти и третьими входами блока запуска генератора такто- . вых импульсов, выход блока запуска генератора тактовых импульсов соединен с входом генератора тактовых импульсов выход которого соединен чеУ

10 рез элемент задержки с третьим входом блока памяти, выход второго счет" мика соединен с четвертым входом блока запуска генератора тактовых импульсов и вторым входом логического блока, выход которого соединен с вто- 15 рым входом первого блока ключей.

Кроме того, блок запуска генерато ра тактовых импульсов содержит элемент И, элементы ИЛИ, элемент задерж ки и триггеры, -выход первого элемента ИЛИ соединен через элемент задерж ки с первым входом второго элемента ИЛИ, выход элемента И - с первым входом первого триггера, выход .которого соединен с вторым входом второго элемента ИЛИ, выход второго элемента ИЛИ соединен с первым входом второго триггера, второй вход которо.

ro подключен к выходу третьего элемента ИЛИ, входы элемента И являются первыми входами блока запуска генератора тактовых импульсов, первый вход третьего элемента ИЛИ объединен с вторым входом первого триггера и является вторым вхопом блока запуска 35 генератора тактовых импульсов, вхопы первого элемента ИЛИ являются третьи ми входами блока запуска генератора тактовых импульсов, второй вход третьего элемента ИЛИ объединен с тре- 40 тьим входом первого триггера и является четвертым входом блока запуска генератора тактовых импульсов, выход второго триггера является выходом блока запуска генератора тактовых 45 импульсов. Логический блок содержит элементы памяти, элемент ИЛИ, элемент сравнения, ключи и триггер, первый и второй выходы триггера соединены с пер- 50 выми входами соответственно первого и второго ключей, выход первого ключа соединен с первыми входами триггера и элемента ИЛИ, выход элемента ИЛИ соединен с первым входом первого .эле И мента памяти, выход которого соединен с первым входом элемента сравнения, выход элемента сравнения соединен.с

5 112828 являются первыми входами блока коррекции символов, вторые вхс .ы инверторов являются вторыми входами. блока, коррекции символов, выходы инверторов и выходы ключей являются соот5 ветственно первыми и вторыми выходами блока коррекции символов.

На фиг.1 представлена структурная схема предлагаемого устройства, на фиг.2 — структурная схема блока за- 1р пуска генератора тактовых импульсов, на фиг.3 — структурная схема логического блока, на фиг.4 — структурная . схема анализатора, на фиг.5 — структурная схема блока коррекции символов.

Устройство для приема сигналов с избыточностью содержит демодулятор

1, аналого-цифровой преобразователь

2, блок 3 памяти, блок 4 запуска ге- .2О. нератора тактовых импульсов, пороговый блок 5, ключ 6, логический блок

7, блок 8 ключей, регистры 9 и 10, блок 11 ключей, дешифратор 12, регистр 13, -анализатор. 14, счетчикй 15 и 16, генератор 17 тактовых импульсов, элемент 18 задержки и блок 19 коррекции символов.

Блок 4 запуска генератора такто вых импульсов содержит элемент И 20, элемент 21 задержки, элементы ИЛИ 22. ЗО

24, и триггеры 25 и 26;

Логический блок 7 содержит эле- ., мент ИЛИ 27, элементы 28 и 29 памяти, элемент 30 сравненйя, ключи 31-33 и триггер 34, анализатор 14 — счет- чик 35, элемент ИЛИ 36, регистр. 37, триггеры 38-41, ключи 42-44, элементы 45 и 46 задержки, счетчик 47 и ге. нератор 48 тактовых импульсов, блок

19 коррекции символов — элементы 49 . 4 задержки, ключи 50 и инверторы 51.

Демодулятор 1 преобразует входной высокочастотный сигнал в выходной аналоговый составной сигнал. Аналогоцифровой преобразователь 2 преобразу- 45 ет амплитуду каждого элементарного аналогового сигнала в цифровой сигнал; который запоминается в блоке 3 па-:.;.; мяти.

Блок 4 запуска генератора формиру. 50 ет управляющий сигнал на выходе элемента И 20 как только все ячейки блока 3 памяти заполняются. При этом триггер 25 устанавливается в единичное состояние (исходное состояние триггера 25 — нулевое), на его выходе появляется сигнал, который через элемент ИЛИ 23 устанавливает триг1 6 гер 26 в единичное состояние (исходное состояние триггера 26 — нулевое),, тем самым запуская генератор 17 тактовых импульсов. Сигнал с выхода счетчика 15 сбрасывает триггеры 25 и

26 в исходное состояние. При этом триггер 25 запоминает это нулевое состояние до тех пор, пока не будет получен сигнал общего сброса с выхо-. да анализатора 14. При формировании и. считывании кода коррекции с выходов блока 19 на выходе элемента ИЛИ 22. формируется сигнал, который через элемент 21 задержки и элемент ИЛИ 23 переводит триггер 26 в единичйое сос. тояние, запуская генератор 17.

Логический блок 7 запоминает элементарный сигнал в элементе 28 памяти, который поступает из блока 3 памяти через ключ 32 и элемент ИЛИ 27.

На выходе элемента 30 сравнения появляется сигнал в том случае, если величина сигнала, записанного в эле" менте 28 памяти, меньше величины сигнала, записанного в элементе 29 памяти. Выходной сигнал ключа 32 переводит триггер 34 в состояние, при котором ключ 32 закрывается, а ключ

33 открывается. Поэтому следующий сигнал через открытый ключ 33 записывается в элемент 29 памяти. Если сигнал, записанный в эдементе 28 памяти, больше сигнала, записанного в элементе 29 памяти, то на выходе элемента 30 сравнения формируется управляющий сигнал, открывающий ключ 31, и сигнал из элемента 29 памяти переписывается в элемент 28 памяти. После того, как отработан весь сложный сигнал, на выходе счетчика 15 формируется управляющий сигнал, устанавливающий триггер 34 в исходное состояние и обнулящий ячейки элемен- . тов 28 и 29 памяти.

В анализаторе 14 сигналы с выхода ключа 6 поступают на вход счетчика

35, в котором подсчитывается их количество. Как только это число станс вится равным значности кода, на выходе счетчика 35 появляется управляющий сигнал, переводящий триггер 38 из исходного . нулевого состояния в единичное, ключ 6 закрывается.- Кодо вая комбинация из регистра 9 по параллельным выходам записывается в регистр 37., Выходной-сигнал счетчика

35 через элемент ИЛИ 36 и элемент 45 задержки (время задержки определяется необходимым временем для записи из

81 8

7 11282 блока коррекции в регистр 9 кода коррекции) подается на управляющий вход генератора 48 тактовых импульсов.

Последний начинает генерировать тактовые импульсы, считывающие кодовую комбинацию из регистра 37 на вход триггера 40 (его исходное состояние

"1"). При этом в счетчике 47 подсчитывается количество тактовых импульсов генератора 48.

l0

Изменяют состояние триггера 40 только единичные выходные символы регистра 37. Если после считывания из регистра 37 всех символов триггер 40 оказывается в нулевом состоянии, то это означает, что вес кодовой комбинации нечетен. В противном случае, когда триггер 40 оказывается в единичном состоянии, вес четный.

Импульс переполнения (номер его на единицу превышает значность кода). с выхода счетчика 47 останавливает генератор 48 тактовых импульсов и открывает ключ 43. Если вес кодовой комбинации нечетный, то на вьжоде триггера 40 нет сигнала . Через время, определяемое элементом 46 задержки, выходной сигнал счетчика 47 приводит в исходное состояние триггеры 39, 41 и 44. Если вес кодовой комЗО бинации четный, то на выходе триггера 40 формируется сигнал, который через открытый импульсом переполнения счетчика 47 ключ 43 подается на входы триггеров 39 и 41, открывая ключи соответственно 42 и 44, и на управляющий вход регистра 9 для считывания из него через открытый ключ 42 кодовой комбинации на выход приемника. Время задержки в элементе 46 за держки определяется временем, необходимым для считывания кодовой комбинации из регистра 9 йа выход приемника. Сигнал с выхода элемента 46 задержки через открытый ключ 44 в качестве сигнала "Общий сброс" устанавливает.все регистры, триггеры и элементы памяти приемника в исходное состояние.

В блок 19 коррекции с выходов регистра 13 поступает двоичный код кор->0 рекции единичного веса. Двоичные сигналы, открывая ключи 50, приходят на входы блоков 3, 4 и 14, а также на входы инверторов 51, на другие входы которых подаются сигналы с соответст->> вующих выходов регистра 9, На выходах инверторов 51 формируются двоичные сигналы, записываемые в регистр 9.

При этом в регистр 9 записывается двоичная кодовая комбинация, которая отличается от исходной кодовой комбинации в одном разряде, номер которого совпадает с номером наименьшего сим» вола в исходной комбинации.

Устройство работает следующим образом.

На вхоц демодулятора 1 поступает паритетный сигнал с избыточностью. На выходе демодулятора 1 формируется аналоговый разностный сигнал. Каждый элементарный сигнал с выхода демодулятора 1 поступает на вход аналогоцифрового преобразователя 2, и котором преобразуется в выходной дискретный, запоминаемый в,блоке 3 памяти.

После того, как демодулятором 1 обработаны все входные элементарные сигналы, в блоке 3 памяти записывается вся исходная кодовая комбинация. После записи в блок 3 памяти последнего сигнала на выходе блока 4 формируется управляющий сигнал, запускающий генератор 17 тактовых импульсов. Тактовые импульсы, вырабатываемые генератором 17, подсчитываются в счетчиках 15 и 16, через элемент 18 задержки считывают (с регенерацией) из блока 3 памяти исходную кодовую комбинацию. В счетчиках 15 и 16 при этом формируется текущий код номера считываемого сигнала.

В пороговом блоке 5 кодовая комбинация преобразуется в двоичную кодовую комбинацию, которая через открытый ключ 6 подается в регистр 9 (после этого по управляющему сигналу из блока 14 ключ 6 закрывается), и, не считываясь из него, записывается s регистр 37 анализатора 14. Если количество единичных символов в комбинации четко, то по управляющему сигналу иэ анализатора 14 она считывается на выход приемника, после чего все элементы приемника по сигналу общего сброса из анализатора 14 приводятся в исходное состояние ° Если количество двоичных единичных симво лов нечетно, то комбинация продолжает храниться в регистре 9. Двоичная кодовая комбинация выдается также из блока 3 памяти на вход логического блока 7. С выхода последнего на управляющий вход блока 8 ключей вьщает ся управляющий сигнал в те моменты времени, когда очередной поступивший с выхода блока 3 в блок 7 сигнал оказывается меньше предыдущего, хранимо9 11282 го в блоке 7. По управляющему сигна-, лу ключи блока 8 открываются, и дво- ичный код этого наименьшего символа записывается в регистр 10. После считывания из блока 3 памяти всех символов кодовой комбинации в регистре

10 записан двоичный код номера меньшего.из символов комбинации. В этот момент времени на выходе счетчика 15 появляется управлякщий сигнал, по ко- 10 торому логический блок 7 возвращается в исходное. состояние, в блоке 4 вырабатывается сигнал запуска генератора 17 тактовых импульсов, и открываются ключи в блоке 11. Через откры- 15 тые ключи блока 11 из регистра 10 считывается двоичный код наименьшего символа. Этот код с помощью дешифратора 12 преобразуется в позиционный код (в двоичную кодовую комбинацию 20 единичного веса). В этой комбинации двоичный символ находится .в том разряде, номер которого соответствует номеру наименьшего символа исходной комбинации. Код коррекции записывает- д ся в регистр 13, считываясь из которого он поступает через блок 19 коррекции в регистр 9, из которого в .блок 19 подается йараллельный код исходной комбинации. С учетом этой информации на выходах блока 19, соединенных с входами блока 9, формируется такой код коррекции, .который, записываясь в регистр 9, приводит к,«» формированию двоичной кодовой комби35 нации, отличающейся от исходной в . разряде,-номер которого соответствует номеру наименьшего символа исходной комбинации. При этом откорректированная комбинация записывается в 40 регистр 9 кодом коррекции из блока

81 l0

19 и с выходов регистра 9 подается в анализатор 14.

Если в результате анализа окажет-. ся„ что вес исходной кодовой комби- . ,нации четный, то она по управляющему сигналу из блока 14 в блок 9 считывается на выход устройства, после чего на выходе анализатора 14 формируется сигнал "Общий сброс", по которому see элементы памяти устройства приводятся в исходное состояние. В противном случае (вес комбинаций нечетный) кой" бинация продолжает храниться в регистре 9..

Далее с помощью генератора 17 на» . чинается повторное считывание информации из блока 3 памяти только на вход логического блока 7 (ключ 6 sa.крыт); Все описанные операции повто;ряются до тех пор, пока в регистр 9 не будет записана двоичная кодовая комбинация с четным весом. После ее выдачи на выход устройства все элементы памяти возвращаются в исходное состояние по сигналу "Общий сброс" из анализатора 14. Приемник готов к обработке следующего избыточного паритетного сигнала.

В отличие от известного предлага" емое устройство позволяет принимать в целом паритетные сигналы.

Технические преимущества изобрете ния по сравнению с базовым объектом заключаются в том, что приемник полностью использует корректирующие свойства кодов .с проверкой на четность для исправления ошибочно при" нимаемых паритетных сигналов .Кроме

I того, предлагаемое устройство проще известного, так как не содержит блок памяти и вычислительный блок;.

1 t28281

1128281 фиг.2

112828 1

Фиг. 4

ВНИИПИ Закан 9066/38 Тирах 568 . Подписное

Филиал ЯПП "Патеат" ° г.У@город, ул.Проектная, 4