Устройство для приема дискретной информации

Устройство для приема дискретной информации

Иллюстрации

Показать все

Реферат

 

1. УСТРОЙСТВО ДЛЯ ПРИЕМА ДИСКРЕТНОЙ ИНФОРМАЦИИ, содержащее приемник, первый вход которого является входом устройства, выход приемника соединен с первым входом ре;гистра , первый выход которого соединен с первым входом формирователя адреса записи, блок памяти, первые выходы которогосоединены с соответствующими первыми входами выходного блока первые выходы выходного блока являются выходами устройства, хронизатор и блок управления, отличающееся тем, что, с целью повышения пропускной способности устройства, в него введен пороговый блок, первый и вторые выходы регистра соединены соответственно с первыми и вторыми .входами порогового блока и блока управления, выход блока управления соединен с третьим входом порогового блока, выход которого соединен с вторым входом формирователя адреса записи, выходы и .третьи входы формирователя адреса записи соединены соответственно с первыми входами и вторыми выходами блока памяти, третьи выходы блока памяти - с соответствующими вторыми входами выходного блока и четвертыми входами порогового блока, второй . выход выходного блока соединен с входом хронизатора, первые выходы хронизатора соединены соответственно с вторыми входами регистра и блока памяти, второй выход хронизатора соединен с вторым входом приемника и третьим входом блока управления, третий выход хронизатора соединен с третьим входом блока памяти. 2.Устройство ПОП.1, отличающееся тем, что,блок управления содержит злемент И и триггер, выход элемента И соединен с входом установки в О триггера, первый и вторые входы элемента И являются соответственно первым и вторыми входами блока управления, объединенные третий вход элемента И и вход уста- : ,новки в 1 триггера являются третьим входом блока управления, выход триггера является выходом блока управления .. 3,Устройство но П.1, отличающееся тем, что блок памяти содержит .группы элементов И и регистры, инверсный выход каждого регистра соединен с первыми входами элементов И соответствующей группы, выходы которых соединены с управляющими входами соответствукмцего регистра,, информационные входы регистров являются первыми входами блока памяти, вторые входы групп элементов И объединены соответственно и являются вторыми входами блока памяти, тактовые входы регистров объединены и являются третьим входом блока .памяти, первые .

„SU„„1128282

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ . РЕСПУБЛИК (д) G 08 С 19/28

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCXOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3638903/24-24 (22) 31.08.83 .(46) 07.12.84. Бил. hь 45 (72) E.Â.Áîé÷åíêî, В.В.Овчинников, И.И.Рыбкин и А.Н.Чудин (53) 621.398(088.8) (56) 1. Патент США . Р 4261035, . кл. G 06 F 3/00, С 06 F 11/00, 1981.

2. Авторское свидетельство СССР

У 690531, кл. G 08 С 19/28, 1977 (прототип). (54) (57) 1. УСТРОЙСТВО ДЛЯ ПРИЕМА

ДИСКРЕТНОЙ ИНФОРМАЦИИ, содержащее

° приемник, первый вход которого является входом устройства, выход приемника соединен с первым входом ре,гистра, первый выход которого соединен с первым входом формирователя адреса записи, блок памяти, первые .выходы которого соединены с соответствующими первыми входами выходного блока, первые выходы выходного блока являются выходами устройства, хронизатор и блок управления о т л ич а ю щ е е с я тем, что с целью повышения пропускной способности устройства в него введен пороговый блок первый и вторые выходы регистра соединены соответственно с первыми и вторыми, входами порогового блока и блока управления, выход блока управления соединен с третьим входом порогового блока, выход которого соединен с вторым входом формирователя адреса записи, выходы и .третьи входы формирователя адреса записи соединены соответственно с первыми входами и вторыми выходами блока памяти, третьи выходы блока паяяти — с соответствующими вторыми входами выходного блока и четвертыми . входами порогового блока, второй выход выходного блока соединен с входом хронизатора, первые выходы хронизатора соединены соответственно с вторыми входами регистра и блока памяти, второй выход хронизатора

I соединен с вторым входом приемника и третьим входом блока управления, третий выход хронизатора соединен с третьим входом блока памяти.

2. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что,блок управления содержит элемент И и триггер, выход элемента И соединен с входом установки в "0" триггера, первый и вторые входы элемента И являются соответственно первым и вторыми входами блока управления, объединенные

4 \ третий вход элемента И и вход уста: Я новки в "1" триггера являются третьим ее» входом блока управления, выход триг- > » гера является выходом блока управления.

3. Устройство но п.1, о т л и ч аю щ е е с я тем, что блок памяти содержит группы элементов И и регистры, © инверсный выход каждого регистра соединен с первыми входами элементов И соответствующей группы, выходы которых соединены с управляющими входами соответствующего .регистра,.информационные входы регистров являются первыми входами блока памяти, вторые входы групп элементов И объединены соответственно и являются вторыми входами блока памяти, тактовые входы регистров объединены и являются третьим входом блока памяти, первые прямые, 1128282 инверсные и вторые прямые выходы регистров являются соответственно первыми, вторыми и третьими выходами блока памяти.

4. Устройство по п.1, о т л и ч а ю щ е е с.я тем, что формирователь адреса записи содержит элементы И и элементы НЕ, выход каждого предыдущего элемента И соединен через соответствующий элемент Н с соответствующими первыми входами всех последующих элементов, И, первый вход первого элемента И и вторые входы пос- ледующих элементов И объединены и являются первым входом формирователя адреса записи, второй вход первого элемента И и третьи входы последующих элементов И объединеныи являются вторым входом формирователя ад"

Изобретение относится к области передачи данных и может быть исполь- зовано в устройствах, обеспечивающих прием цифровых данных из моноканала локальной вычислительной сети.

Известно устройство для приема информации, содержащее приемник, хронизатор, коммутаторы, мультиплексоры, декадеры, регистры, счетчики, блоки памяти, блоки управления и генера=-.- 10 тор (1) .

Наиболее близким к прецлагаемому по технической смшности является устройство для приема дискретной информации, содержащее приемник, вход ко- 15 торого является первым входом устрой-,: ства, первый выход соединен с первым входом блока управления, второй выход " через блок выборки - с первым входом регистра, а третий выход — с 20 вторым входом регистра, первый и второй выходы регистра соединены с первыми входами соответственно блока памяти и формирователя адреса записи, первый и второй выходы формирователя адреса записи .- с первыми входами соответственно переключателя и блока анализа состояний памяти, первый и второй выходы блока анализа состояний памяти .- соответственно с первым вхо- 30 дом формирователя адреса считывания реса записи, третий вход первого элемента И является третьим входом формирователя адреса записи, выходы элементов И являются выходами формирователя адреса записи.

5. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что выходной блок содержит первый и вторые элементы И, выход первого элемента И соединен с первыми входами вторых элементов И, вторые входы вторых элементов И и входы первого элемента И являются соответственно первыми и вторыми входами выходного блока, выходы вторых элементов И и выход первого элемента И являются соответственно первыми и вторым выходами выходного блока. и вторым входом формирователя адреса записи, первый и второй выходы формирбвателя адреса считывания — с вторичными входами соответственно блока анализа состояний памяти и переключателя, третий вход переключателя сое;, пинен с выхопом блока управления, а выход - с вторым входом блока памяти, „ выход блока памяти соединен с первым входом выходного блока, выход которого является выходом устройства, вторые входы блока управления, формирователя адреса .считывания и выходного блока объединены и являются вторым входом устройства (2j .

Недостатком известных устройств является отсутствие возможности группового декодирования сообщений и азативной настройки на поле адресов сообщений в зависимости от объема принятой информации, что снижает пропускную способность устройства.

Цель изобретения — повышение пропускной способности устройства.

Указанная цель достигается тем, что в устройство для приема дискретной информации, содержащее приемник, первый вход которого является входом устройства, выход приемника соединен с первым входом регистра, первый выход которого соединен с первым вхо11282

3 дом формирователя адреса записи, блок памяти, первые выходы которого соединены с соответствующими первыми входами выходного блока, первые выходы выходного блока являются выхода- 5 ми устройства, хронизатор и блок управления, введен пороговый блок, первый и вторые выходы регистра соединены соответственно с первыми и вторыми входами порогового блока и бло- 1р ка управления, выход блока управления соединен с третьим входом порогового блока, выход которого соединен с вторым входом формирователя адреса записи, выходы и третьи входы формирователя адреса записи соединены соответственно с первыми входами и вторыми выходами блока памяти, третьи выходы блока памяти — с соответ-, ствующими вторыми входами выходного блока и четвертыми входами норогового блока, второй выход выходного блока соединен с входом хронизатора, первые выходы хронизатора соединены соответственно с. вторыми входами ре- д гистра и блока памяти, второй выход хронизатора соединен с вторым входом приемника и третьим входом блока управления, третий выход хронизатора соединен с третьим входом блока па-, мяти.

Кроме того, блок управления содержит элемент И и триггер, выход элемента И соединен с входом установ.— ки в "0" триггера, первый и вторые входы элемента И являются .соответственно первым и вторыми входами блока управления, объединенные третий вход .элемента И и вход установки в."1" триггера является третьим входом бло- 1 ка управления, выход триггера является выходом блока управления.

Блок памяти содержит группы элементов И и регистры, инверсный выход 4 каждого регистра соединен с первыми входами элементов И соответствующей группы, выходы которых соединены с управляющими входами соответствующего регистра, информационные входы регистров являются первыми входами. блока памяти, вторые входы групп элементов И объединены соответственно и являются вторыми входами блока памяти, тактовые входы регистров объеди» иены и являются третьим входом блока памяти, первые прямые, инверсные и вторые прямые выходы регистров явля82 ф ются соответственно первыми, вторы-. ми и третьими выходами блока памяти.

Формирователь адреса,sàïèñè содер-. жит элементы И и элементы НЕ, выход каждого предыдущего элемента И соединен через соответствующий, элемент НЕ с соответствующими первыми входами всех последующих элементов И, первый вход первого элемента И и вторые входы последующих элементов И объединены и являются первым входом формирователя адреса записи, второй вход первого элемента И и третьи входы последующих элементов И объединены и являются вторым входом формирователя адреса записи, третий вход первого элемента И является третьим входом формирователя адреса записи, выходы элементов И являются выходами формирователя адреса записи.

При этом выходной блок содержит первый и вторые элементы И, выход первого элемента И соединен с первыми входами вторых элементов И, вторые входы вторых элементов И и входы первого элемента И являются соответственно первыми и вторыми входами выходного блока, выходы вторых элементов И и выход первого элемента И являются соответственно первыми и вторым выходами выходного блока.

На фиг.1. показана структурная схема устройства для приема дискретной : информации. на фиг.2 - функциональная схема блока управления, на фиг.3— функциональная схема блока памяти, на фиг.4 - функциональная схема форми»

:рователя адреса записи, на фиг.5, функциональная схема выходного блока.

Устройство для приема дискретной информации содержит приемник 1 (элемент И), хронизатор 2, блок 3 управления, регистр 4, блок 5 памяти, формирователь 6 адреса записи, выходной блок 7 и пороговый блок .8. . Блок 3 управления содержит элемент И 9 и триггер 10, блок 5 памя" .

)ти — регистры 11 и элемент И 12, формирователь 6 адреса записи - элементы И 13 и элементы НЕ 14, а выходной блок 7 - элементы И 15 и 16.

Устройство работает следующим образом.

На вход приемника 1 после разрешающего сигнала с выхода хронизатора

2 принимается последовательно бит за битом информация в форме кадра. Кадр в соответствии с международным стан3 1128282 6 дартом НЭ С включает в себя следующие шает запись из регистра 4 в регистр поля двоичных комбинаций: открывающе- 11 через .элемент И 13.

ro флага (комбинация 01111 110), адре- Таким образом, выполняется первая са отправителя, информации отправите- функция — декодирование не одного ля, содержащей обязательно в первых 5 адреса, как в известном устройстве, трех разрядах избыточные три единицы, а группы адресов отправителей в устконтрольной комбинации и заключающе- ройстве для приема дискретной инфорго флага. мации.

Как только принят открывающий При дальнейшей работе блока 5 пафлаг, он записывается ю информацион- Р мяти, продвигаясь по регистру 4 инt йому входу в регистр 4 сдвига, где формация с отсеченными открывающим сдвиг информации осуществляется под флагом и адресом, имеющая в первых управлением выдаваемых с тактирующих трех разрядах и1", через соответствыходов хронизатора 2 сигналов сдви- вующнй элемент И 13 поступает на ин. га. При появлении в регистре 4 комби- 5 формационный вход С регистра 11 сдвинации флага срабатывает блок 3 управ- га, управляемого с помощью тактируюления. Комбинация флага в регистре 4 щих сигналов. Эта информация постепереключает элемент И 9 при условии пенно заполняет регистр 11 и после действия разрешающего сигнала с выхо- записи в него на выходе первого разда хронизатора 2, одновременно уста- 20 ряда появляется и1", а на инверсном навливающего в исходное состояние выходе — иОи. Сигнал логическог уИ II ческого нутриггер 10. Импульс, сформирован- ля с инверсного выхода регистра 11 ный элементом И 9, переключает триг- подается на вход элемента И 13 формигер 1О в состояние иОи. Выход тригге- рователя. 6 и блокирует дальнейшую зара 10 подключен к входу порогового > пись информации в данный регистр 11. блока 8 с максимальным отрицательным. Одновременно этот сигнал блокирует весом — %, таким, что при любых с помощью элементов И 12 подачу с входных комбинациях блок 8 закрыт. выходов хронизатора 2 тактирующих

При установке триггера 10 в состояние сигналов сдвига и тем самым фикси уили м самым фиксиру0 производится йереключение устрой-.3р ет информацию в данном регистре 11 ° ства в рабочее положение групповой Прямой выход первого разряда этого выборки адресов. регистра 11 формирует единичный сигРабота блока 8 описывается следу- нал и передает его на соответствующий ющим алгоритмом: весовой вход порогового блока 8. Соб лок 8 переключается . в состояние з гласно первому уравнению величина пои1и в том сл чае есл рога увеличивается и блок 8 перестраХМЧ a >т +2 (%!Х ивается на новое поле, комбинаций ад- э

1 ресов с учетом того, что один регистр блок 8 находится в состоянии иОи 11 заполнен. Если заполнен втоРой если, 40 регистр 11, то происходит новая перестройка и т.д.

ЕФ; х; ТзФ Х М 1(i i j7

Тем самым выполняется вторая функция, отсутствующая в известном уст- где Щ1,Щ - вес соответствующего . Ройстве - адаптациЯ с автоматической бл ка 8 4 настРойкой на поле адРесов отпРавитепричем ф положитель» лей в зависимости от объема принятой ные веса, а -, отрицательные веса .входов

Как только очередной регистр 11 блока 8 заполнен, на его прямом выходе первоР

Т - целое значение фиксиро- И го Ра р да поЯвлнетсЯ сигнал логичесванного порога перек ю кой еДиниды, котоРый постУпает на чения блока 8. вход элемента И 15 в выходном блоке

Как только в регистре 4 появляет7 устройства. ся комбинация адреса, она взвешива- Поясним работу формирователя 6 адется с учетом суммарного веса поло- 5 реса записи жительных и .отрицательных весов. Ес- Предположи редположим, что в исходном состоли зта комбинация удовлетворяет янин блок 5 памят б памяти сво оден, т.е. Репервому уравнению, то блок 8 разре- гистры 11 блока 5 свободны. При этом

1128282 формирователь 6 должен управлять прохождением сигналов из регистра 4 таким образом, чтобы регистры 11 блока

5 заполнялись последовательно слева направо до тех пор, пока не будут заполнены стандартным кадром все регистры 11 в блоке 5 памяти.

Информация в последовательном коде переписывается из регистра 4 в первый10 слева регистр 11 блока 5. Как только поступает первая "1" информационного поля кадра на вход первого элемента И 13 с выхода первого разряда регистра 11, с помощью первого элемента НЕ 14 она инвертируется в "О" и блокирует запись в регистры 11 через остальные справа второй, третий и так далее элементы И 13., а также блокирует запись в первый регистр 11. ®0

Одновременно через первый элемент НЕ

14 разрешается запись во второй ре-: гистр 11 через второй элемент И 13, поскольку на всех входах этого элемента действуют логические единицы.

Таким же образом производится запись в третий, четвертый и так далее регистры 11 в блоке 5 памяти и каж-дый раз после того, как s очередной регистр 11 занесена информация. 30

При работе выходного блока 7 выходные сигналы первых разрядов регистров 11 блока 5 памяти, в том случае, если имеют единичное значение (все регистры полны), формируют единичный сигнал на выходе элемента И 15, который с помощью группы элементов И 16 разрешает чтение информации в параллельном коде из регистров 11 на выход устройства.

Одновременно единичный сигнал. с выхода элемента И 15 запускает хронизатор 2, который через определенное число тактов после чтения инфор- мации на выходе устройства формирует сигнал установки .регистров 11 в нулевое состояние. Все регистры 11 очищаются, и устройство готово для приема новой информации.

Преимущество предложенного устройства заключается в том, что представляется возможность применения более рациональной структуры кадров информации за счет исключения адреса получателя и группирования по определенным признакам адресов отправителей. Это обеспечивает уменьшение емкости регистров буферной памяти в каждом узле сети и увеличивает ее пропускную способность.

f328282

:1128282

Заказ 9066/38,Тираж 568

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская няб., д.4/5

Подписное

Филиал ППП "Патент", r.Óæãîðîä, ул.Проектная, 4

Составитель М.Никуленков

Редактор И.Николайчук Техред 3.Палий Корректор О. Луговая