Инвертор на мдп-транзисторах

Инвертор на мдп-транзисторах

Иллюстрации

Показать все

Реферат

 

ИНВЕРТОР НА МДП-ТРАНЗИСТОРАХ , содержащий конденсатор, первый вьшод которого соединен с истоком первого транзистора, сток и затвор которого подключены к шине питания, второй транзистор, сток которого соединен с шиной питания, затвор со стоком третьего ,тран- . зистора, исток - с вторым вьгеодом конденсатора и с выходной шиной, затвор третьего транзистора соединен с входной шиной и с стоком четвертого транзистора, затвор.которого соединен с шиной питания, а исток - с затвором пятого транзистора , исток которого соединен с истоком третьего транзистора и .с общей шиной, отличаю ш, и йс я тем, что, с целью повьш1ения его быстродействия, в него введены шестой и седьмой транзисторы, причем затвор и сток шестого транзистора соединены с первой обкладкой конденсатора, а исток - со стоком третьего транзистора, затвор седьмого транзистора соединен с входной шиной,- сток - с выходной шиной, а исток - со стоком пятого транзистора . -0f д х со эо вм. эо АНС гч-4 .Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК ае (и) эсю

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

FIO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Др„, (21) 3374837/18-21 (22) 04.01.82 (46) 07.12.84. Бюл. и 45 (72) Д.М. Затикян и А.А. Бадалян .(53) 681.142.072(088.8); (56) 1.. Авторское свидетельство СССР

Ф 646441, кл; H 03 К 19/094,03. 12.76, 2. Авторское свидетельство СССР по заявке В 2995494/18-21, кл. Н 03 К .3/353 (прототип). (54) (57) ИНВЕРТОР НА МДП-ТРАНЗИСТОРАХ, содержащий конденсатор, первый вывод которого соединен с истоком первого транзистора, сток и затвор которого подключены к шине питания, второй транзистор, сток которого соединен с шиной питания, затвор — со стоком третьего,транзистора, исток — с вторым выводом конденсатора и с выходной шиной, затвор третьего транзистора соединен с входной шиной и с стоком четвертого транзистора, затвор. которого соединен с шиной питания, а исток — с затвором пятого транзистора, исток которого соединен с истоком третьего транзистора и .с обшей шиной, и т л и ч а ю щ и йс я тем, что, с целью повышения его быстродействия, в него введены шестой и седьмой транзисторы, причем затвор и сток шестого транзистора соединены с первой обкладкой конденсатора, а исток — со стоком третьего транзистора, затвор седьФ мого транзистора соединен с входной шиной; сток — с выходной шиной, а исток — со стоком пятого траппист.ора.

1128388

15

25

40

50"

Изобретение относится к автоматике и вычислительной технике и может быть использовано, в частности, в мощных выходных каскадах логических устройств.

Известен инвертор на ИДП-тран.зисторах, содержащий два нагрузочных транзистора, соединенных последовательно с входным переключающим транзистором, двухтактный выходной каскад, ускоряющий конденсатор, подключенный одним выводом к выходной шине, а другим — к истоку первого нагрузочного транзистора, стоку и затвору второго нагруэочного транзистора fig .

Недостатком данного устройства является наличие сквозногс тока, протекающего через выходные транзисторы при работе инвертора в динамическом режиме (при подаче логической единицы на вход устройства некоторое время оба выходных тран зистора оказываются открытыми и через них протекает ток ст шины питания к общей шине), что приводит .к большому потреблению мощности в динамическом режиме.

Наиболее близким к изобретению является формирователь импульсов, содержащий конденсатор, первая обкладка которого соединена с истоком первого транзистора, сток и затвор которого подключены к шине питания, второй транзистор. сток которого соединен с шиной питания, затвор — со стоком третьего транзистора, исток — с второй обкладкой конденсатора и с выходной шиной, затвор третьего транзистора соединен с входной шиной и. со стоком четвертого транзистора, затвор которого соединен с шиной питания, а исток - с затвором пятого транзистора, исток которого соединен с истоком третьего транзистора и с общей шиной, при этом сток третьего транзистора соединен с истоком первого транзистора, а исток второго— .со стоком пятого транзистора. В известном устройстве за счет цепи задержки на четвертом транзисторе

ossossoR ток отсутствует:(21 .

Недостатком известного устройства является его низкое быстродейст- 55 вие, так как для включения и вы.ключения неинвертирующего транзис-, тора выходного каскада необходимо заряжать конденсатор через нагрузочный транзистор входного инвертора и разрежать через входной транзистор инвертора.

Цель изобретения — повышение быстродействия устройства.

Поставленная цель достигается тем, что в инвертор на МДП;транзисторах, содержащий конденсатор, первый вывод которсго соединен с истоком первого транзистора, сток и затвор которого подключены к шине питания, второй -транзистору сток которого ссединен с шиной питания, затвор — со стоком третьего транзистора, исток — с вторым выводам конденсатора и с выходной шиной, затвор третьего транзистора соединен с входной шиной и со стоком четвертого транзистора, затвор ко-. торсго соединен с шиной питания, а .исток — с затвором пятого транзистора, исток которого соединен с истоком третьего транзистора и с общей шиной, введены шестой и седьмой транзисторы, причем затвор и сток шестогс транзистора соединены с первой обкладкой конденсатора, а исток — сс стоком третьего транзистора, затвор седьмого транзистора соединен с входной шиной., сток — с выходной шиной, а исток— со стоком пятого транзистора.

На чертеже представлена принципиальная электрическая схема предлагаемого инвертора.

Устройство содержит транзисторы

1-7 и конденсатор 8. Первый вывод конденсатора 8 соединен с истоком транзистора 1, затвор и сток кото. рого соединены с шиной питания и с затвором и стоком транзистора 6, исток которого соединен сс стоком транзистора 3 и с затвором транзистора 2. Сток транзистора 2 соединен с шиной питания, исток — с второй обкладкой конденсатора, сс стоком транзистора 7 и с выходной шиной. Затворы. транзисторов 3 и 7 соединены с входной шиной. Истоки транзисторов 3 и 5 соединены с общей шиной. Затвор транзистора 4 подключен к шине питания, сток — к входной шине, а исток — к затвору транзистора 5. Сток транзистора 5 соединен с истоком транзистора 7.

Устройство работает следующим, образом.

Составитель И. Дягель, Редактор И. Шулла Техред А. Ач Корректор И. Муска

Заказ 9083/43 Тираж 861 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035,Мо сква, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

3 1

В исходном состоянии на входную шину подается логический "0".

Транзисторы 3,5 и 7 закрыты, а транзистор 2 открыт и .на выходной шине присутствует логическая "1".

При п6даче.на вход устройства логической "1" открываются транзисторы- 3 и 7 (транзистор 5 в это вреMR закрыт), на затвор транзистора 2 поступает логический "0" и он начинает закрываться ° Через время, большее времени срабатывания транзисторов 3,7 и 2, открывается тран-. зистор 5 и на выходной шине появляется логический "0", Величина времени задержки определяется сопротивлением открытого транзистора 4 и величиной входной емкости транзистора 5.

При подаче .на входную, шину логического "0" закрываются транзисторы 3 и 7, на затворе транзистора

2 уровень напряжения начинает повышаться, через некоторое время транзистор 2 открывается и на входной шине появляется напряжение логической " 1". Транзистор 5 закрывается через некоторое время после срабатывания транзисторов 3 и 7.

Дополнительно введенные транзисторы 6 и 7 позволяют повысить быстродействие устройства. Если принять сопротивление открытого входного.

128388 ф транзистора инвертора равным Р, а сопротивление нагрузочного транзистора 20 Р, емкость затвор — исток инвертирующего транзистора выходного двухтактного каскада за С, емкость конденсатора равной 10 С, а сопротивлением открытых транзисторов двухтактного каскада пренебречь, то время включения неинвертирующе1

10 ro транзистора равно 20 Р х 10 С, а ,время его выключения †. 10 РС.

Время включения и выключения инвертирующего транзистора равно 10 РС.

В предлагаемом устройстве, .если принять те же соотношения, что и для известного, время включения транзистора 5 равно 20 РС, так как конденсатор 8 остается заряженным, потому что транзисторы 1 и 6 явля20 ются нагрузочными, а время выключения равно РС. Время включения транзисторов 5 и 7 равно (если принять сопротивление транзистора 4

25 равным 10 Р, а его можно выбрать равным 2-3 Р) 10 РС и время выключения равно РС, так как при подаче на вход устройства логического "0" транзистор 7 закрывается за время, равное PC.

Таким образом, предлагаемое уст-. ройство превосходит по быстродействию известное почти в десять раз.