Распределитель каналов

Распределитель каналов

Иллюстрации

Показать все

Реферат

 

1. РАСПРЕДЕЛИТЕЛЬ КАНАЛОВ, содержащий N каналов, каждый из которых содержит последовательно соединенные усилитель, приемник контроль-: ного сигнала и -первый блок памяти, а также первый элемент ИЛИ-НЕ и аналоговый ключ, информационный вход которого соединен с входом усилителя, а также общий для всех каналов аналоговьш элемент ИЛИ, причем выходы аналоговых ключей всех каналов подключены к входам аналогового элемента ИЛИ, отлич-ающийся тем, что, с целью повьпяения точности распределения каналов,- в него введены последовательно соединенные генератор и делитель импульсов, а в каждый канал введены элемент И и последовательно соединенные приемник аварийного сигнала, второй блок памяти, инвертор и второй элемент ИЛИ-НЕ, а также третий элемент ИЛИ-НЕ, при этом вькод усилителя соединен с входом приемника аварийного сигнала, выход первого элемента SU.,.. 1128399 3

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

®СЮС(1@,,„, 7,л

ТЕ;г!.-",, 3 -

Ф ь:

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ЯЦЕК иг

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3657159/24-09 (22) 20 ° 10. 83 (46) 07.12.84. Бюл. № 45 (72) M.Â.Àíïèëîâ, И.Д.Блиндер, Ю.В.Ваванов, Ю.И.Клеванский, Н.С.Анде рушко и В.B.Òîëñòîé (71) Конструкторское бюро Главного

Управления сигнализации и связи и Всесоюзный ордена Трудового Красного

Знамени научно-исследовательский институт железнодорожного транспорта (53) 621.395.4(088 8) (56) 1. Патент СССР № 8 10095, кл . Н 04 Q. 3/52, 1976.

2. Патент ГДР ¹ 218931, кл. Н 04 В 3/02, 1982 (прототип). (54) (57) i . РАСПРЕДЕЛИТЕЛЬ КАНАЛОВ, содержащий N каналов, каждый из которых содержит последовательно соединенные усилитель, приемник контроль-. ного сигнала и первый блок памяти, а также первый элемент ИЛИ-НЕ и аналоговый ключ, информационный вход которого соединен с входом усилителя, а также общий для всех каналов аналоговьпt элемент ИЛИ, причем выходы аналоговых ключей всех каналов подключены к входам аналогового элемента ИЛИ, о т л и ч. а ю шийся тем, что, с целью повышения точности распределения каналов, в него введены последовательно соединенные генератор и делитель импульсов, а в каждый канал введены элемент И и последовательно соединенные приемник аварийного сигнала, второй блок памяти, инвертор и второй элемент ИЛИ-НЕ, а также третий элемент ИЛИ-НЕ, при этом выход усилителя соединен с входом приемника аварийного сигнала, выход первого элемента

„SU» 1128399

3(59 Н 04 В 3/02" Н 04 3 52 памяти подключен к первому входу элемента И, второй вход которого соедийен с выходом первого элемейта ИЛИ-НЕ и первым входом третьего элемента ИЛИ-HE выход которого соединен с управляющим входом аналогового ключа, второй вход третьего элемента ИЛИ-НЕ соединен с выходом второго элемента ИЛИ-HL, выход элемента И и выход второго блока памяти каждого направления соединены с соответствующими входами первых. элементов ИЛИ-НЕ других каналов, выход второго элемента ИЛИ-HE соединен с соответствующими входами вторых. элементов ИЛИ-НЕ других каналов выУ е ходы делителя импульсов подключены к тактовым входам приемника контрольного сигнала и приемника аварийного сигнала и к тактовым входам первого и второго блоков памяти каждого канала.

° °

2. Распределитель по п.1, о т л ич а ю шийся тем, что приемник контрольного сигнала и приемник аварийного сигнала содержат последовательно соединенные распределитель, блок ключей, управляемый фильтр и де тектор, причем информационными входами приемника контрольного сигнала и приемника аварийного сигнала являет- CO ся дополнительный вход управляемого фильтра, тактовыми входами приемника контрольного сигнала и приемника аварийного сигнала является вход рас-. пределителя, а выходами приеиника контрольного сигнала и приемника аварийного сигнала является выход детектора °

3. Распределитель по п.1, о т л ич а ю шийся тем, что первый и второй блоки памяти содержат первый

1128399 и второй элементы И, первый и второй счетчики, причем второй выход первого счетчика и выход второго счетчика соответственно через первый и второй элементы И подключены к своим счетным входам, входами и выходами первоИзобретение относится к технике проводной связи и может найти применение при построении линейной радиотелефонной дуплексной радиосвязи для коммутации в сторону центральной станции.

Известен распределитель каналов, содержащий временной каскад, состоящий из блока памяти и блока сканирования, а также центральный блок управления, выходы которого подключены к управляющим входам блоков памяти, информационные входы которых подклю-. чены к выходу блока временного разделения каналов t1 ).

Недостаток данного распределителя — низкая точность распределения каналов из-за возможности переполнения элементов памятИ и блокировки коммутации каналов. 20

Наиболее близким к изобретению техническим решением является распределитель каналов, содержащий каналов, каждый из которых содержит последовательно соединенные усилитель, 25 приемник контрольного сигнала и первый блок памяти, а также первый элемент ИЛИ-HE и аналоговый ключ, информационный вход которого соединен с входом усилителя, а также общий для всех каналов аналоговый элемент ИЛИ, причем выходы аналоговых ключей всех каналов подключены к входам аналогового элемента ИЛИ L2 3.

Недостатком известного устройства является низкая точность распределения направлений.

Цель изобретения — повышение точности распределения каналов.

Цель достигается тем, что в рас- 4О пределитель каналов, содержащий Я каналов, каждый иэ которых содержит по следовательно соединенные усилитель, приемник контрольного сигнала и первый блок памяти, а также первый эле- 45 го и второго блоков памяти являются соответственно вход первого счетчика и выход второго счетчика, а тактовыми входами первого и второго блоков памяти являются вторые входы первого и второго элементов И. мент ИЛИ-НЕ и аналоговый ключ, информационный вход которого соединен с входом усилителя, а также общий для всех каналов аналоговый элемент ИЛИ, причем выходы аналоговых ключеи всех каналов подключены к входам аналогового элемента ИЛИ, введены последовательно соединенные генератор и делитель импульсов, а в каждый канал введены элемент И и последовательно соединенные приемник аварийного сигнала, второй блок памяти, инвертор и второй элемент ИЛИ-НЕ, а также третий элемент ИЛИ-HE при этом выход усилителя соединен с входом приемни ка аварийного сигнала, выход первого элемента памяти подключен к первому входу элемента И, второй вход которого соединен с выходом первого элемента ИЛИ-НЕ и первым входом третьего элемента ИЛИ-НЕ, выход которого соединен с управляющим входом аналогового ключа, второй вход третьего эле.мента ИЛИ-НЕ соединен с выходом второго элемента ИЛИ-НЕ, выход элемента И и выход второго блока памяти каждого направления соединены с соответствующими входами первых элементов ИЛИ-НЕ других каналов, выход второго элемента HJIH-HE соединен с соот-т ветствующими входами вторых элементов ИЛИ-НЕ других каналов, выходы делителя импульсов подключены к тактовым входам приемника контрольного сигнала и приемника аварийного сигна-* ла и к тактовым входам первого и вто-, рого блоков памяти каждого канала.

При этом приемник контрольного сигнала и приемник аварийного сигна" ла содержат последовательно соединенные распределитель, блок ключей, управляемый фильтр и детектор, причем информационными входами приемника контрольного сигнала и приемника аварийного сигнала является дополнитель1128399 4 ный вход управляемого фильтра, тактовыми входами приемника контрольного сигнала и приемника аварийного сигнала является вход распределителя, а выходами приемника контрольного сигнала и приемника аварийного сигнала является выход детектора.

При этом первый и второй блоки памяти содержат первый и второй эле.менты И, первый и второй счетчики, 10 причем второй выход первого счетчика и выход второго счетчика соответственно через первый и второй элементы И подключены к своим счетным входам, входами и выходами первогс и 15 второго блоков памяти являются соот ветственно вход первого счетчика и выход второго счетчика, а тактовыми входами первого и второго блоков памяти являются вторые входы первого и второго элементов И.

На фиг.1 представлена структурная электрическая схема предлагаемого распределителя каналов, на фиг.2 эпюры напряжения, поясняющие работу 25 распределителя каналов °

Распределитель каналов содержит каналы 1 -1, усилитель 2, приемник

3 контрольного сигнала, приемник 4 аварийного сигнала, первый блок 5 ЗО памяти, второй блок 6 памяти, элемент И 7, инвертор 8, первый элемент ИЛИ-НЕ 9, второй элемент ИЛИ-НЕ

10, третий элемент ИЛИ-НЕ 11, аналоговый ключ 12, аналоговый элемент ИЛИ 13, генератор 14, делитель

15 импульсов, при этом приемник 3 контрольного сигнала содержит детектор 16, распределитель 17, блок 18 ключей, управляемый фильтр 19, при этом первый и второй блоки 5 и 6 памяти содержат первый и второй счетчики 20 и 21, первый и второй элементы И 22 и 23.

Распределитель каналов работает следующим образом.

В исходном состоянии каналы 1т -1 через открытые аналоговые ключи 12

«аждого канала 1 и аналоговый элемент ИЛИ 13 соединены с линией цент.ральной станции.

При появлении в одном иэ каналов

1, например канале 1, контрольного сигнала (фиг.2a),последний усилива° ется в усилителе 2 и фиксируется при-у емником 3 (фиг.2Ь). Первый блок 5 памяти через время задержки т. подаи ет сигнал "Логическая 1" на первый вход элемента И 7 (фиг.2в), на втором входе которого присутствует сигнал "Логическая 1" с выхода первого элемента ИЛИ-HE 9. Сигнал "Логическая 1" с выхода элемента И 7 (фиг.2ъ) поступает на входы первых элементов ИЛИ-HE 9 каналов 12-1м, на выходах которых устанавливаются сигналы

"Логический 0", которые блокируют по второму входу элементы И 7 (появление контрольного сигнала в каналах 12-1щ не должно вызывать никаких переключений) и воздействуют на второй вход третьих элементов ИЛИ-НЕ 11, сигнал

"Логическая 1" с выхода которых (фиг.Zd,e) с помощью аналоговых ключей 12 отключает каналы 1 -1 от линии центральной станции. Канал 1 через аналоговый ключ 12 остается подключенным к центральной станции, и контрольный сигнал иэ канала 1< через аналоговый ключ 12 (фиг.2 ) и аналоговый элемент ИЛИ 13 (фиг.23) поступает в центральную станцию. .При пропадании контрольного сигнала первый блок 5 памяти возвращается в исходное состояние через время задержки Т (фиг.2 6), в результате чего снимается блокировка элементов И 7 каналов 1 -1 и они подключаются к линии центральной станции. Задержка на срабатывание 1п первого блока 5 памяти необходима для осуществления временной защиты от помех в линии, а задержка на отпускание t — для исключения переключений распределителя во время технологических перерывов контрольного сигнала во время передачи дискретных сигналов.

При появлении аварийного сигнала, например, в канале 1 (фиг.2и) последний усиливается в усилителе 2 и фиксируется приемником 4 (фиг.2я) .

Второй блок 6 памяти через время задержки 4 „ (фиг.2,) подает сигнал

"Логическая 1" через инвертор 8 на вход второго элемента ИЛИ-НЕ 10, сигнал "Логическая 1" с выхода которого поступает на первый вход третьего элемента ИЛИ-НЕ 11, сигнал "Логический 0" с выхода которого подключает через аналоговый ключ 12 канал 1 к линии центральной станции, и аварийный.сигнал из канала 1 через анало2 говый ключ 12 (фиг.2м) и аналоговый элемент ИЛИ 13 (фиг. 2 ь) поступает в центральную станцию. Кроме того,сигнал "Логическая 1" с выхода второго

1128399

Блока 6 памяти (фиг.2A) поступает на входы первых элементов ИЛИ-НЕ 9 каналов l, 1 -1,„, на выходах которых з м

lf устанавливаются сигналы Логический

0", которые блокируют по второму вхо" 5 ду элементы И 7 (появление контрольного сигнала в каналах 1, 1э-1 не должно вызывать никаких переключений) и воздействуют на второй вход третьих элементов ИЛИ-НЕ 11, сигнал "Логичес-10 кая 1" с выхода которых (фиг.2е) с помощью аналоговых ключей 12 отключает каналы 11 и 1з-1 от линии центральной станции. Сигнал "Логическая

1 с выхода второго элемента ИЛИ-НЕ 10 15 поступает на входы вторых элементов ИЛИ-НЕ 10 каналов 1., 1 -1м, на выходах которых устанавливаются сигналы "Логический 0", в результате чего появление аварийного сигнала в 20 ка!налах 1, 1 -1„ не вызывает никаких переключейий до окончания аварий-, ного сигнала в канале. При попадании аварийного сигнала второй блок 6 памяти возвращается в исходное сос- 25 тояние через время задержки Ф, в результате чего распределитель возвращается в исходное состояние. Для повьппения точности срабатывания приемники 3 и 4 выполняют в виде З0 синхронных фильтров, содержащих распределитель 17, сигналы с выходов которого через блок 18 ключеи подключают в управляемом фильтре 19 соответствующие конденсаторы, причем сигнал с выхода управляемого фильтра 19 . выпрямляется детектором 16. Отличия приемников контрольного 3 и аварийного 4 сигналов состоят в номиналах тактовой частоты, подаваемой на тактовый вход распределителя 17 с соответствующего выхода делителя 15 импульсов, подключенного к выходу генератора 14.

Для повышения точности временных задержек первый и второй блоки 5 и 6 памяти выполнены цифровыми и содержат первый счетчик 20 и первый элемент И 22, которые формируют задержку по переднему фронту сигнала с выхода приемников 3 и 4, и второй счетчик

2 1 и второй элемент И 23, которые формируют задержку по заднему фронту сигнала с выхода приемника. Отличия .первого и второго блоков 5 и 6 памяти состоят в номиналах тактовой частоты, подаваемой на вторые входы первого и второго элементов И 22 и 23 °

Предлагаемый распределитель каналов позволяет повысить качество линейной радиотелефонной дуплексной радиосвязи за счет повышения точности распределения каналов..1128399

nH5haua n0uvuS NHa8 80Am

1128399

Составитель Н. Лебедянская

Редактор И.Шулла Техред 3I. Коцюбняк

Корректор Е.Сирохман

Филиал ППП "Патент", г.ужгород, ул.Проектная, 4

Заказ 9085/44 Тираж 634 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5