Формирователь центра тяжести импульсов

Формирователь центра тяжести импульсов

Иллюстрации

Показать все

Реферат

 

1. ФОРМИРОВАТЕЛЬ ЦЕНТРА ТЯЖЕСТИ ИМПУЛЬСОВ, содержащий линию задержки., компаратор, формирователь строба компаратора и блок интегрирования , информационный вход которого соединен с информационным входом устройства , а первый выход соединен с первым входом компаратора, управляющий вход которого соединен с выходом формирователя строба компаратора, отличающийся тем, что, с целью повьшения точности определения центра тяжести группы видеоимпульсов произвольной формы, в него введен триггер, выход которого соединен с выходной пмной устройства, а первый установочный вход соединен с управляющим входом блока интегр1 ования и щиной измерительного строба, второй установочный вход соединен с входом блока интегрирования для сброса в О и шиной установки в исход- : г ное состояние, выход компаратора соединен с синхровходом триггера, выход линии задержки соединен с вторым входом компаратора и входом формировате ля строба компаратора, а второй выход блока интегрирования соединен с входом линии задержки.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

69) 01) зсЮ С 04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3582627/24-21 (22) 21. 04. 83 (46) 15.12.84 Бкл. У 46 (72) В.П.Орловский, С.О.Попов и С.К.Наумов (53) 621. 374 (088.8) (56) 1. Авторское свидетельство СССР

11- 423095, кл. G 04 F 11/08, 1974.

2. Авторское свидетельство СССР

Р 868692, кл. G 04 F 10/00, 1981 (прототип) . (54) (57) 1. ФОРМИРОВАТЕЛЬ ЦЕНТРА ТЯЖЕСТИ ИМПУЛЬСОВ, содержащий линию задержки, компаратор, формирователь строба компаратора и блок интегрирования, информационный вход которого соединен с информационным входом уст ройства, а первый выход соединен с первым входом компаратора, управляющий вход которого соединен с выходом формирователя строба комцаратора, отличающийся тем, что, с целью повышения точности определения центра тяжести группы видеоимпульсов произвольной формы, в него введен триггер, выход которого соединен с выходной шиной устройства, а первый установочный вход соединен с управляющим входом блока интегрирования и шиной измерительного строба, второй установочный вход соединен с входом блока интегрирования для сброса в "0" и шиной установки в исход-: ное состояние, выход компаратора сое- 19

О динен с .синхровходом триггера, выход линии задержки соединен.с вторыми входом компаратора и входом формирователя строба компаратора, а второй выход блока интегрирования соединен с

Ф входом линии задержки.

1129581

2. Формирователь по и. 1, о т л и ч а ю шийся тем, что блок интегрировачия содержит интегрирующий конденсатор с параллельно подключенным ключом на полевом транзисторе, затвор которого соединен с входом блока интегрирования для сброса в

"0", включенные в коллекторную цепь транзисторного интегрирующего каскада, база транзистора которого через ограничительный резистор соединена с информационным входом блока интегрирования и коллектором транзистора ключа, база которого через второй токоограничивающий резистор соединена с управляющим входом блока интег,рирования, коллектор транзистора интегрирующего каскада соединен с затвором полевого транзистора истокового повторителя, сток транзистора соединен с шиной источника питания, а исток через первый резистор соединен с шиной нулевого потенциала и базой транзистора эмиттерного повто- . рителя, эмиттер которого соединен с вторым выходом блока интегрирования и,через первый резистор делителя напряжения на два с первым выходом блока интегрирования, который через второй резистор делителя напряжения на два соединен с выходом источника корректирующего напряжения, образованного двумя резисторами, включенными последовательно между шиной источника питания и шиной нулевого потенциала, коллектор транзистора эмиттерного.повторителя соединен с шиной источника питания, а эмиттер через резистор нагруэ ки с шиной нулев о ro потенциала, с которой соединен эмиттер транзистора транзисторного интегрирующего каскада через aropoA резистор

Изобретение относится к радиоэлектронной технике и предназначено, в частности, для использования в блоке измерителя координат оптико-электронного устройства для измерения коор- 5 динат.

Известен цифровой измеритель центра прямоугольных импульсов, с одержащий цифровые накапливающие элементы, триггеры и логические элементы, позволяющий определить центр тяжести прямоугольных импульсов f1) .

Недостатком известного устройства являются ограниченные функциональные возможности, определяемые невозможностью определения центра тяжести импульсов произвольной формы.

Наиболее близким к предлагаемому по технической сущности является формирователь центра тяжести импульсов, содержащий формирователь сброса, формирователь строба, линию задержки, . два .интегратора и компаратор, входная шина формирователя соединена с входом линии задержки и через формирова-2 тель сброса — с установочными входами интеграторов, сигнальный вход первого интегратора соединен с отводом линии задержки, выход которой подключен к сигнальному входу второго ин-,ЗО тегратора и ко входу формирователя строба, выход которого соединен с управляющим входом компаратора, сигнальные входы которoro подключены к выходам интеграторов (2) .

Недостатками известного устройст— ва являются низкая точность определения центра тяжести импульсов произ. вольной формы, а также невозможность определения общего центра тяжести группы входных импульсов. с

Цель изобретения — повышение точности определения центра тяжести группы видеоимпульсов произвольной формы.

Поставленная цель достигается тем, что в..формирователь центра тяжести импульсов, содержаший линию задержки, компаратор, формирователь строба компаратора и блок интегрирования, информационный вход которого соединен с информационным входом устройства, а первый выход соединен с первым входом компаратора, управляющий вход которого соединен с выходом формирователя строба компаратора, введен триггер, выход которого соединен с выходной шиной, а первый установочный вход соединен с управляющим вхо11295

3 дом блока интегрирования .и шиной измерительного строба, второй установочный вход соединен с входом блока интегрирования для сброса в "0" и шиной установки в исходное состояние, выход компаратора соединен с синхровходом триггера, выход линии задержки соединен с вторым входом компаратора и входом формирователя строба компаратора, а второй выход блока ин- 10 тегрирования соединен с входом линии задержки.

Блок интегрирования содержит интегрирующий конденсатор с параллель-. но подключенным ключом на полевом транзисторе, затвор которого соединен с входом блока интегрирования для сброса в "0", включенные в коллекторную цепь транзисторного интегрирую20 щего каскада, база транзистора которого через ограничительный резистор соединена с информационным входом блока интегрирования и коллектором транзистора ключа, база которого через второй токоограничивающий резис- тор соединена с управляющим входом блока интегрирования, коллектор транзистора интегрирующего каскада соединен с затвором полевого транзистора истокового повторителя, сток транзистора соединен с шиной источника питания, а исток через первый резистор соединен с шиной нулевого потенциала и базой транзистора эмиттерного повторителя, эмиттер которого соеди- З5 нен с вторым выходом блока интегрирования и через первый резистор делителя напряжения. на два с первым выходом блока интегрирования, который через второй резистор делителя напря-4О жения на два соединен с выходом источника корректирующего напряжения, образованного двумя резисторами, включенными последовательно между шиной источника питания и шиной нуле- 5 вого потенциала, коллектор транзисто— ра эмиттерного повторителя соединен, с шиной источника питания, а эмиттер через резистор нагрузки с шиной нулевого потенциала, с которой соединен эмиттер транзистора .транзисторного интегрирующего каскада через второй резистор.

На фиг. 1 изображена структурная схема формирователя центра тяжести импульсов; на фиг. 2 — принципиальная электрическая схема блока интег-(81 4 рирования; на фиг. 3 — временные дна граммы работы.

Формирователь центра тяжести импульсов содержит информационную шину 1, шину 2 измерительного строба, шину 3 для установки в исходное состояние, выходную шину 4, блок 5 интегрирования, линию 6 задержки, выход которой подключен ко входу формирователя 7 строба компаратора 8 и второму входу компаратора 8, выход которого соединен с синхровходом триггера 9, выход которого является выходом устройства, второй установочный вход соединен с входом 10 блока

5 интегрирования для сброса в "0", информационный вход 11 которого подключен к информационной шине 1, и с шиной 3 для установки в исходное состояние, первый установочный вход подключен к шине 2 измерительного строба формирователя и управляющему входу 12 блока 5, второй выход 13 которого соединен с входом линии 6 задержки, а первый выход 14 с первым входом компаратора 8, управляющий вход которого подключен к выходу формирователя 7 строба компаратора 8.

Блок 5 интегрирования (фиг. 2) содержит интегрирующий конденсатор !

5 с параллельно подключенным ключем на полевом транзисторе 16, затвор которого соединен с входом 10 блока

5 сброса в "0"; включенные в коллекторную цепь транзисторного интегрирующего каскада на транзисторе 17, база которого соединена через ограничительный резистор 18 с информационным входом 11 блока 5 и непосредственно с выходом транзисторного ключа на транзисторе 19, вход которого через второй токоограничивающий резистор 20 подключен к управляющему входу .12 блока 5, коллекторный выход транзисторного интегрирующего каскада соединен с входом истокового повторителя на транзисторе 21, выход которого соединен с эмиттерным повторителем на транзисторе 22, выход ко-: торого подключен к выходу 13 блока

5 и делителю напряжения на два на резисторах 23 и 24, подключенному другим входом к источнику корректирующего ° напряжения Г„„, выполненному на резисторах 25 и 26, а отводом — к выходу 14 блока 5.

Формирователь 7 строба компаратора, компаратор 8 и триггер 9 должны

112958 иметь малое время переключения, чтобы обеспечить высокую точность формиро-. вания импульса, характеризующего центр тяжести импульсов.

Устройство работает следующим об- 5 разом.

Установка формирователя в исходное состояние и сброс блока 5 в "0" осуществляется сигналом (фиг. ЗО), поступающим на шину 3. При этом происходит замыкание ключа на транзисторе 16 и напряжение на коллекторном выходе транзисторного интегрирующего каскада устанавливается близким к Е .

По окончании укаэанного сигнала в момент времени при эапирании ключа на транзисторе 16 происходит незначительное изменение потенциала на выходе интегрирующего каскада вследствие паразитной емкости ключа. 2р

При поступлении измерительного строба длительностью То (фиг. 35) на шину 2 в момент времени 1 закрывается транзисторный ключ на транзисторе 19 и сигнал (фиг. ЗВ) с информа- 25 ционной шины 1 поступает в базу интегрирующего каскада, что вызывает соответствующее изменение потенциала на его выходе (фиг. З, кривая 1) .

В тот же .момент времени 2 происхо- Зр дит установка триггера.9 в состояние

"1" (фиг. 3)), т. е. формируется фронт выходного импульса. Через. повторители на транзисторах 21 и 22 выходное напряжение интегрирующего каскада поступает на вход линии 6 задержки и на вход делителя напряжения на два на резисторах 23 и 24 ° Если нижний вывод резистора 24 соединен с общей шиной, то напряжение на отводе дели- 4р теля (выходе 14) имеет вид, показанный на фиг. З, кривая 2. Для того, чтобы выровнять напряжение на выходах

13 и 14 блока 5 при отсутствии на входе 12 измерительного строба, ука- 45 занный выше вывод резистора 24 подключен к источнику корректирующего напряжения U<, выполненному на резисторах 25 и 26 (сопротивление источника не влияет на работу делиRg5 Rgy 4 24)

Таким образом, на выходе 14 блока

5 формируется напряжение,. диаграмма соторого представлена на фиг. З, ) 1 кривая 2

С выхода линии 6 задержки снимается сигнал (фиг. 3j кривая 1 ), по ступающий на первый вход компаратора 8 (задержанный íà 4 д,, по отношению к си г налу, д ей с т вующему на в тором входе компаратора) и на вход формирователяя 7 с троба компаратора . При уменьшении напряжения на выходе линии 6 задержки в момент времени с3 происходит срабатывание формирователя 7, на управляющем входе компарато ра 8 появляется разрешающий потенциал, и он переходит в состояние " 1" (фиг. 3 ) вследствие соответствующего неравенства сигналов на его входах. В момент времени 1, когда напряжения Ч выхода линии 6 задержки и выхода 14 блока 5 сравняются (фиг. 3)) происходит обратное переключение компаратора 8, вызывающее переключение иэ "1" в "0" триггера 9 по его синхровходу.

Таким образом, формируется срез выходного сигнала формирователя, характеризующего центр тяжести входного сигнала. Длительность Тц (фиг.З ) является временной координатой центра тяжести сигнала, смещенной относительно начала измерительного строба на 1 дд

Импульсы, поступившие на информационную шину 1 формирователя после окончания измерительного строба, не вызывают изменения выходного напряжения интегрирующего каскада, так как замыкаются на общую шину через ограничительный резистор 18 и открытый ключ на транзисторе 19.

В момент t< происходит установка исходного состояния формирователя (сброс в "0" блока 5) очередным строчным синхроимпульсом.

Введение в известное устройство связи первого выхода блока интегрирования с первым входом компаратора через линию задержки при соединении информационного входа блока интегрирования непосредственно с входом устройства позволяет повысить точность определения центра тяжести импульсов.

Это обусловлено, во-первых, тем, что происходит интегрирование непосредственно входных сигналов без искажения их линией задержки. Во-вторых, использование делителя напряжения на два в блоке интегрирования позволяет легко учесть затухание сигнала в линии задержки и тем самым более просто и точно получить сигнал на входах компаратора, различающийся в два раFun г

7 1129581 эа по скорости нарастания, В-третьих, пропускание сигнала с выхода интегратора через линию задержки обеспечивад

4 дущИПИ Заказ 9450/37, %иран 407 Подписное

Филиал ППП "Патент",. г. Ужгород. ул. Проектная, 4 ет его малые искажения, поскольку в нем не содержится высокочастотных составляющих.