Устройство для синхронизации вычислительной системы

Устройство для синхронизации вычислительной системы

Иллюстрации

Показать все

Реферат

 

1. УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫ, содержащее задающий генератор, группу элет ментов задержки, группу блоков выработки синхросигналов, причем выход задающего генератора соединен с входами элементов задержки группы с первого по п-й где пчисло каналов вычислительной системы), выходы которых соединены соответственно с синхровходами блоков выработки синхро сигналов, каждый из которых содержит два счетчика, два селектора, два дешифратора , две группы элементов И, первый элемент задержки, первый элемент НЕ, причем в каждом блоке выработки синхросигналов синхровход блока соединен с входом первого элемента НЕ и с входом первого элемента задержки, выход которого соединен с первыми входами элементов И первой группы и с синхровходом первого счетчика , прямой выход первого разряда которого соединен с первым входом первого деишфратора и с первым входом Первой группы входов первого селектора , второй вход первой группы входов которого соединен с прямым выходом второго разряда первого счетчика и со вторым входом первого дешифратора. третий вход которого соединен с инверсным выходом первого разряда первого счетчика, с первым входом второй группы входов первого селектора, второй вход второй группы входов которого соединен с инверсным выходом второго разряда первого счетчика и с четвертым входом первого деишфратора , выходы которого соединены соответственно со вторыми входами первого , второго, третьего и четвертого элементов И первой группы, прямой и инверсный выходы первого селектора соединены соответственно со вторыми входами пятого и шестого элементов И первой группы, выход первого элемента НЕ соединен с первьгми входами эле (П ментов И второй группы и с синхровходом второго счетчика, прямой выход первого разряда которого соединен с первым входом второго дешифратора,, с первьпк входом первой группы входов второго селектора, второй вход первой группы.входов которого соединен с прямым выходом второго разряда второго счетчика и со вторьЫ входом второго дешифратора, третий вход которого соединен с инверсным выходом первого разряда второго счетчика и с первым входом второй группы входов второго селектора, второй вход второй группы входов которого соедит нен с инверсным выходом второго разряда второго счетчика и с четвертым входом второго дешифратора, выходы которого соединены соответственно со вторыми входами первого,второго, тертьего и четвертого элементов И второй группы, прямой и инверсный выходы второго селектора соединены Соответственно со вторыми входами

„„SU„„1129597

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

З(511 С 06 F 1 04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

И ABTOPCH01V1Y СВИДЕТЕЛЬСТВУ

Ф \

° °

° ° ю

ГОСУДЮ СТВЕКНЫй КдМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫтий (21) 3544208/24-24 (22) 31,01.83 (46) 15.12.84. Бюл. У 46 (72) К|.А. 11очечуев и H.Е. Торопова (53) 68 1.3(088.8) (56) 1. Авторское свидетельство СССР

|| 974364,. кл. С 06 F 1/04, 1980.

2. Авторское свидетельство СССР

N 922709, кл. С 06 Г 1/04, 1980. (прототип). (54)(57) 1. УСТРОЙСТВО ЛЯ СИНХРОНИЗАЦИИ ИЪ|ЧИС|1ИТЕЛЬНОИ СИСТЕМЫ, содержащее задающий генератор, группу эле-. ментов задержки, группу блоков выработки синхросигналов, причем выход задающего генератора соединен с входами элементов задержки группы с первого по и-й где n — число каналов вычислительной системы), выходы которых соединены соответственно с синхровходами блоков выработки синхросигналов, каждый из которых содержит два счетчика, два селектора, два дешифратора, две группы элементов И, первый элемент задержки, первый элемент НЕ, причем в каждом блоке выработки синхросигналов синхровход блока соединен с входом первого элемента HE и с входом первого элемента . задержки, выход которого соединен с первыми входами элементов И первой группы и с синхровходом первого счетчика, прямой выход первого разряда которого соединен с первым входом первого дешифратора и с первым входом первой группы входов первого селектора, второй вход первой группы входов которого соединен с прямым выходом второго разряда первого счетчика и со вторым входом первого дешифратора, третий вход которого соединен с инверсным выходом первого разряда первого счетчика, с первым входом второй группы входов первого селектора, второй вход второй группы входов которого соединен с инверсным выходом второго разряда первого счетчика и с четвертым входом первого дешифратора, выходы которого соединены соответственно со вторыми входами первого, второго, третьего и четвертого элементов И первой группы, прямой и инверсный выходы первого селектора соединены соответственно со вторыми входами пятого и шестого элементов И первой группы, выход первого элемента НЕ соединен с первыми входами элементов И второй группы и с синхровходом второго счетчика, прямой выход первого разряда которого соединен с первым входом второго дешифратора,. с первым входом первой группы входов второго селектора, второй вход первой группы. входов которого соединен с прямым выходом второго разряда второго счетчика и со вторым вхо; дом второго дешифратора, третий вход которого соединен с инверсным выходом первого разряда второго счетчика и с первым входом второй группы входов второго селектора, второй вход второй группы входов которого соеди нен с инверсньМ выходом второго разряда второго счетчика и с четвертым входом второго дешифратора, выходы которого соединены соответственно со вторыми входами первого, второго, тертьего и четвертого элементов И второй группы, прямой и инверсный выходы второго селектора соединены соответственно со вторыми входами

1129597

:пятого и шестого элементов И второй группы, выходы элементов И первой и второй групп каждого блока выработки синхросигналов являются соответственно первой и второй группами выходов устройства, о т л и ч а ющ е е с я тем, что, с целью расширения функциональных возможностей за счет обеспечения переменного периода синхросигналов в нечетные и четные такты работы устройства, в него введен блок выработки сигналов начальной установки, блок переключателей, блок формирования сигналов управления режимами, элементы задержки группы с (и+ 1)-го по (2 n +1)-й, и в каждый блок выработки синхросигналов введены второй и .третий элементы НЕ, второй элемент задержки, третий счетчик, первый, второй и третий элементы ИНЕ, первый и второй элементы И, третий и четвертый селекторы, первый, второй, третий и четвертый регистры сдвига, первый, второй, третий и четвертый триггеры, первый и второй узлы управления, первый и второй узлы сравнения, третья и четвертая группы элементов И, причем выход задающего генератора соединен с входом блока выработки сигналов начальной установ-. ! ки, выход. которого соединен с входами элементов задержки группы с (и+1)-го по (2 и +1) -й, выходы элементов задержки группы с (n +1)-ro по 2 h -й соединены соответственно с установочными входами блоков выработки синхросигналов с первого по п-й, выходы

4 блока переключателей соединены соот-ветственно с группой информационных входов блока формирования сигналов управления режимами, синхровход которого соединен с выходом (2 л +1)-го элемента задержки группы, первый выход блока формирования сигналов управления режимами соединен с первыми управляющими входами блоков выработки синхросигналов, вторые управляющие входы которых соединены со вторым выходом блока формирования сигналов управления режимами, третий выход которого соединен с третьими управляющими входами блоков выработки синхросигналов, при этом в каждом блоке выработки синхросигналов выход .первого элемента задержки соединен с синхровходом первого регистра сдви га, с синхровходом первого триггера, с сннхровходом второго триггера, с синхровходом второго регистра сдвига, с синхровходом первого узла управления, с первыми входами элементов И третьей группы, первым входом первого элемента И-НЕ, второй вход которого соединен с установочным входом блока, с первым входом второго элемента И-НЕ, второй вход которого соединен с выходом первого элемента НЕ, с синхровходом третьего регистра сдвига, с син-.. хровходом четвертого триггера, с синхровходом четвертого регистра сдвига, с синхровходом второго узла управления, с первыми входами элементов И четвертой группы, вторые входы которых соединены с выходом второго узла управления, с управляющим входом третьего регистра сдвига, прямой выход первого разряда которого соединен с первым входом первой группы первого узла сравнения, второй вход первой группы которого соединен с инверсным выходбм первого разряда третьего регистра сдвига, прямой выход второго разряда которого соединен с третьим входом первой группы первого узла сравнения, четвертый вход первой группы которого соединен с инверсным выходом второго разряда третьего регистра сдвига, информационный вход которого соединен с инверсным выходом второго разряда второго счетчика, первый вход второй группы первого узла сравнения соединен с прямым выходом первого разряда второго, счетчика, инверсный выход первого разряда которого соединен со вторым входом второй группы пер-. вого узла сравнения, третий вход второй группы которого соединен с прямым выходом второго разряда второго счетчика, инверсный выход второго разряда которого соединен с четвертым входом ! второй группы первого узла сравнения, первый, второй, третий и четвертый выходы второго дешифратора соединены соответственно с третьими входами первого, второго, третьего и четвертого элементов И четвертой группы, четвертый выход второго дешифратора подключен к управляющим входам третьего и четвертого триггеров и четвертого регистра сдвига, выход первого элемента И-HE соединен с установочным входом второго счетчика, выход второго элемента И-НЕ соедикен с установочным входом первого счетчика, прямой выход первого разряда которого

129597

1 соединен с первым входом первой группы второго узла сравнения, вторбй вход первой группы которого соединен с инверсным выходом первого разряда первого счетчика, прямой выход второго разряда которого соединен с третьим входом первой группы второго узла сравнения, четвертый вход первой .группы которого соединен с инверсным выходом второго, разряда первого счетчика и с информационным входом первого регистра сдвига, прямой выход первого разряда которого соединен с первым входом второй группы второго узла сравнения, второй вход второй группы которого соединен с инверсным выходом первого разряда первого регистра сдвига, прямой выход второго разряда которого соединен с третьим входом второй группы второго узла сравнения, четвертый вход второй группы которого соединен с инверсным выходом второго разряда первого регистра сдвига, управляющий вход, которого соединен с выходом первого узла управления, со вторыми входами первого, второго, третьего и четвертого элементов И третьей группы, третьи входы первого, второго и третьего элементов И третьей группы соединены соответственно с первым, вторым и третьим выходами первого дешифра.тора, четвертый выход первого дешиф, ратора соединен с третьим входом чет-! вертого элемента И третьей группы, с управляющим входом первого триггера, с управляющим входом второго триггера и с управляющим входом второго регистра сдвига, прямой выход первого разряда которого соединен с первым информационным входом первого узла управления, второй информационный вход которого соединен с инверсным выходом второго разряда второго регистра сдвига, инверсный вы-. .ход первого триггера соединен с третьим информационным входом первого узла управления, с первым входом третьего элемента И-НЕ, с первым входом первой группы третьего селектора, с входом второго элемента задержки, выход которого соединен с входом второго элемента НЕ, выход которого соединен со вторым входом третьего элемента И-НЕ, выход, которого соединен с установочным входом третьего счетчика, счетный вход которого соединен с выходом третьего элемента НЕ, с первым входом первого элемента И, с первым входом второго элемента И, с первым входом первой группы четвертого селектора и с первым входом второй группы входов тре тьего селектора, инверсный выход которого соединен с информационным входом второго регистра сдвига, прямой выход третьего счетчика соединен со вторым входом первого элемента И, инверсный выход третьего счетчика соединен со вторым входом второго элемента И, выход которого соединен со вторым входом первой группы третьего селектора, второй вход второй группы которого соединен с инверсным выходом второго триггера и с четвертым информационным входом первого узла упр.явления, пятый информационный вход которого соединен с выходом второго узла сравнения, первый управляющий вход каждого блока выработки синхросигналов соединен с информационным входом первого триггера, с информационным входом третьего триггера, инверсный выход которого сое-. динен с первым входом второй группы четвертого селектора, второй вход первой группы которого соединен с инверсным выходом четвертого триггера, первый информационный вход второго узла управления соединен с прямым выходом первого разряда четвертого регистра сдвига, инверсный выход второго разряда которого соединен со вторым информационным входом второго узла управления, третий, четвертый и пятый информационные входы которого соединены соответствен-. но с инверсным выходом третьего триггера, инверсным выходом четвертого триггера и с выходом первого узла сравнения, выход первого элемента И соединен со вторым входом второй группы четвертого селектора, инверсный выход которого соединен с информационным входом четвертого регистра сдвига, второй управляющий вход каждого блока выработки синхросигналов соедйнен с информационным входом второго триггера и с информационным входом четвертрго триггера, третий управляющий вход каждого блока выра-! ботки синхрасигналов соединен с входом третьего элемента НЕ, выходы элементов И третьей и четвертой групп каждого блока выработки синхросигналов являются соответственно третьей

1)29597 и четвертой группой выходов устроиства, при этом каждый узел управления содержчт три элемента И-НЕ, два селектора, элемент И, причем в узле управления первый информационный вход соединен с первым входом первого элемента И-НЕ, с первым входом первой группы входов первого селектора и с первым входом первой группы второго селектора, прямой выход которого соединен с первым входом второй группы входов второго селектора, второй вход второй группы которого соединен с первым входом второй группы первого селектора и с выходом второго элемента И-НЕ, первый вход которого является синхровходом узла, второй информационнйй вход которого соединен с первым входом третьего элемента

И-НЕ, выход которого соединен с первым входом элемента И, выход которого соединен со вторым входом второго элемента И-НЕ и является выходом узла, третий информационный вход которого соединен со вторым входом первой группы первого селектора, со вторым входом второй группы первого селектора, со вторым входом первой группы второго селектора и с третьим входом второй группы второго селектора, инверсный выход которого соединен с третьим. входом второй группы первого селектора, инверсный выход которого соединен со вторым входом элемента И, третий вход которого соединен с выходом первого элемента И-НЕ, второй вход которого соединен со вторым входом третьего элемента И-НЕ и является четвертым информационным входом узла, пятый информационный вход которого соединен с четвертым входом элемента И.

2. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что каждый узел сравнения содержит пять элементов

И-НЕ, причем первый вход первой группы входов узла соединен с первым входом первого элемента И-НЕ, с первым входом второго элемента И-HE выход которого соединен с первым входом третьего элемента И-НЕ, второй вход которого соединен с выходом четвертого элемента И-HE первый вход которого соединен с первым входом пятого элемента И-НЕ и является вторым входом первой группы входов узла, третий вход первой группы входов которого соединен со вторым входом первого элемента И-НЕ, со вторым входом пятого элемента И-НЕ, выход которого соединен с третьим входом третьего элемента И-HE выход которого является выходом узла, четвертый вход .первой группы входов которого соединен со вторым входом четвертого элемента И-НЕ, со вторым входом второго элемента И-НЕ, первый вход второй группы входов узла соединен с третьим входом второго элемента И-НЕ, с третьим входом первого элемента

И-НЕ, выход которого соединен с четвертым входом третьего элемента И-НЕ, второй вход второй группы входов ко:орого соединен с третьим входом четвертого элемента И-НЕ, третий вход второй группы входов которого соединен с четвертым входом первого элемента И-НЕ, с четвертым входом пятого элемента И-НЕ, четвертый вход второй группы входов узла соединен с четвертым входом четвертого элемента ИНЕ, с четвертым входом второго элемента И-HE.

3. Устройство по п. 1, Jo т л ич а ю щ е е с я тем, что блок формирования сигналов управления режимами содержит два триггера, регистр сдвига и элемент И, причем информационный вход первого триггера, информационный вход второго триггера, информационный вход регистра сдвига являются соответственно первым, вторым, третьим входами группы информационных входов блока, синхровход которого соединен с синхровходом регистра сдвига, с синхровходом второго триггера и с синхровходом первого триггера, выход которого соединен с первым выходом блока, второй выход которого соединен с выходом второго триггера, прямой выход первого разряда регистра сдвига соединен с первым входом элемента И, второй вход которого соединен с инверсным выходом второго разряда регистра сдвига, выход элемента И соединен с третьим выходом блока.

4. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что блок выработки сигналов начальной установки содержит два счетчика, элемент И, причем вход блока соединен с синхровходом первого счетчика, с синхровходом второго счетчика и с первым входом первого элемента И, второй вход которого соединен с инверсным выходом первого разряда первого счетчика, прямой выход первого разряда которого соединен с управляющим вхо- дом второго счетчика, инверсный вы129597 2 ход первого разряда которого соединен с третьим входом элемента И, вы- ход которого соединен с выходом блока.

Изобретение относится к вычислительной технике, а именно к синхронизируемым вычислительным системам.

Известно устройство для синхронизации вычислительной системы, содержащее задающий генератор, две группы элементов задержки, группу блоков выработки синхросигналов, блок выработки сигналов начальной установки, блок переключателя, блок формирова-ния сигналов управления режимами, причем выход задающего генератора соединен с входами элементов задержки первой группы а первого по и-й (где и — число каналов), с входом блока выработки сигналов начальной установкй, выходы которого соединены с вхо дами элементов задержки первой группы с (и +1)-го по 2п-й группа выходовблока переключателей соединена с. группой входов блока формирования сигналов управления режимами, первая группа выходов которого соецинена соответственно с первыми управляющими входами блоков выработки сигналов начальной установки, вторые управляющие входы которых соединены соответственно со второй группой вы- ходов блока формирования сигналов уп равления режимами, третья группа выходов которого соединена соответственно с третьими управляющими входами блоков выработки синхросигналов, синхровходы которых соединены соответственно с выходами элементов задержки первой группы с первого по h-й, вы- . ходы элементов задержки первой группы с (n +1)-ro по 2 и-й соединены соответственно с установочными входами блоков выработки синхросигналов, .вы-; ходы блоков выработки синхросигналов соединены соответственно с входами элементов .задержки второй группы, выходы которых являются выходами устройства. Это устройство вырабатывает четыре фазы синхросигналов, сдвинутых друг относительно друга на Т м (4), где Т„, — длительность машинного такта синхронизируемой системы, и на величину выбранной фиксированной эадержки 1 .

Недостаток этого устройства заключается в том, что сдвиг синхросигналов определяется величиной задержки, постоянной для определенной конфигурации блоков синхронизируемой вычислительной системы. Это не позволяет автоматически изменить частоту задаю- щего генератора (и тем самым величину ТА,и сдвиг синхросигналов один относительно другого) в процессе вычислений в соответствии с решаемой задачей вычислительной системой для уменьшения времени выполнения команд.

Наиболее близким по технической сущности к предложенному является устройство для синхронизации вычислительной системы, содержащее задающий генератор, выход которого соединен с входами элементов задержки, выходы которых соединены соответственно с входами блоков выработки синхросигналов, каждый из которых содержит два счетчика, два дешифратора, два селектора, две группы элементов И, повторитель, элемент НЕ, причем вход каждого блока выработки синхросигналов соединен с входом повторителя и элемента НЕ, выход повторителя соединен с первыми входами элементов И первой группы, с синхровходом первого счетчика, выходы которого соединены соответственно с входами первого дешифратора и первого селектора, выход элемента НЕ соединен с первыми входами элементов

И второй гвуппы, с синхровходом второго счетчика, выходы которого соединены соответственно с входами второго дешифратора и второго селектора, выходы первого дешифратора соединены соответственно со вторыми входами первого, второго, третьего и четвер."

1129597 того элементов И первой группы, прямой и инверсный выходы первого селектора соединень1 соответственно со вторыми входами пятого и шестого элементов И первой группы, выходы второго дешифратора соединены соответственно со вторыми входами первого, второго, третьего, четвертого элементов И второй группы, прямой и инверсный выходы второго селек- 10 тора соединены соответственно.со вторыми входами пятого и шестого элементов И второй группы, выходы элемен тов И первой и второй групп являются выходами устройства (23.

15 !

Известное устройство вырабатывает. восемь фаз синхросигналов в течение одного Т . Сдвиг между синхросигналами равен нулю. Нечетные синхросигналы, вырабатываемые этим устройством 20 соответствуют синхросигналам, вырабатываемым устройством (1 ).

Недостатком указанного устройства является невозможность управления синхросигналами, которое необходимо 25 для ускорения процесса наладки вычислительной системы. При наладке необ; ходимо, чтобы синхросигналы вырабатывались в различных режимах: автома тическом, тактовом, импульсном. 20

При автоматическом режиме синхросигналы вырабатываются непрерывно, а при тактовом режиме — поочередно, такт за тактом. При импулъсном режиме синхросигналы вырабатываются поочередно в пределах машинного такта.

При выполнении команды в вычислительной сИстеме задействовано большое количество аппаратуры в виде последовательно включенных регистров 40, с комбинационной схемой на входе и команда выполняется за один или несколько машинных тактов последова° Р тельно или параллельно.

Определить место неисправности ап-4 паратуры при выполнении команды сложно, так как нарушение информации при выполнении команды может быть в любой из параллельных цепей или на любом этапе выполнения. Индикация регистров на инженерном пульте при автоматическом режиме работы вычислительной системы отображает только результат выполнения команды.

Диагностический режим работы вы,числительной системы для выполнения процедуры "Диагноз", т.е. поиск неисправной аппаратуры, требует обязаа тельно часть исправной аппаратуры, без которой невозможно выполнить данную процедуру, например ввод диагностических данных в вычислительную систему, управление этим вводом и т,д., наладка которого осуществляется с помощью режимов "Шаг" и "Такт".

Устройство f17 позволяет в режиме "Шаг". вырабатывать поочередно синхросигналы, что соответствует переменному периоду следования нечетных синхросигналов устройства (2 ), Для выработки синхросигнала необходимо выполнение следующего условия Т„д

ЭТ, где Т„„ — длительность сигнала управления выработки синхросигнала;

Ъ

Т вЂ” длительность синхросигнала.Сйг-. и нал управления формируется в промежутке между соседними синхросигналаI ми °

Устройство (2) вырабатывает восемь синхросигналов в течение одного

Т . Сдвиг между синхросигналами равен нулю. Таким образом, использовать данное управление выработкой синхросигналов в устройстве t2) невозможно.

Цель изобретения вЂ,расширение функциональных возможностей устройства за счет обеспечения переменного периода синхросигналов в нечетные и четные такты работы устройства.

Поставленная цель достигается тем, что в устройство для синхронизации вычислительной системы, срдержащее задающий генератор, группу элементов задержки,.группу блоков выработки син-, хросигналов, причем выход задающего генератора соединен с входами элементов задержки группы с первого по -й (где и-число каналов вычислительной системы), выходы которых соеди-. нены соответственно с синхровходами блоков выработки синхросигналов, каждый из которых содержит два счетчика, два селектора, два дешифратора, две группы элементов И, первый элемент задержки, первый элемент НЕ, причем в каждом блоке выработки синхросигналов синхровход блока соединен с входом первого элемента НЕ и с входом первого элемента задержки, выход которого соединен с первыми входами элементов И первой группы и с синхровходом первого счетчика, прямой выход первого разряда которого соединен .с первым входом первого .дешифратора и с первым входом первой группы входов первого селектора, второй

1129597 вход первой группы входов которого соединен с прямым выходом второго разряда первого счетчика и со вторым входом первого дешифратора, третий вход которого соединен с инверсным 5 выходом первого разряда первого счетчика, с первым входом второй группы входов первого селектора, второй вход второй группы входов которого соеди.— нен с инверсным выходом второго разряда первого счетчика и g, четвертым входом первого дешифратора, выходы которого соединены соответственно со вторыми входами первого, второго, третьего и четвертого элементов И первой группы, прямой и инверсный выходы первого селектора соединены соответственно со вторыми входами пятого и шестого элементов И первой группы, выход первого элемента НЕ соединен с первыми входами элементов

И второй группы и с синхровходом второго счетчика, прямой выход первого разряда которого соединен с первым входом второго дешифратора, с первым входом первой группы входов второго селектора, второй вход первой группы входов которого соединен с. прямым выходом второго разряда второго счетчика и со вторым входом 30 второго дешифратора, третий вход которого соединен с инверсным выходом первого разряда второго счетчика и с первым входом второй группы входов

BTopoFo селектора, ВТороА вход BTQ 35 рой группы входов которого соединен с инверсным выходом второго разряда второго счетчика и с четвертым входом второго дешифратора, выходы которого соединены соответственно с вторыми 40 входами первого, второго, третьего, и четвертого элементов И второй группы, прямой и инверсный выходы второго селектора соединены соответственно со вторыми входами пятого 45 и шестого элементов И второй группы, выходы элементов И первой и второй групп каждого блока выработки синхросигналов являются соответственно первой и второй группами выходов устройства,вве- 50 ден блок выработки сигналов начальной установки, блок переключателей, блок формирования сигналов управления режимами, элементы задержки группы с (n +1)-Го Но (2П +1) йр и B 55 каждый блок выработки синхросигиалов введены второй и третий элементы НЕ, второй элемент задержки, третий счет6 чик, первый, второй и третий эле,менты И-НЕ, первый и второй элемен- ты И, третий-и четвертый селекторы, первый, второй, третий и четвертый регистры сдвига, -первый, второй, третий и четвертый триггеры, первый и второй узлы управления,. первый и второй узлы сравнения, третья и четвертая группы элементов И, причем выход задающего генератора .соединен с .входом блока выработки сигналов наФ чальной установки, выход которого сое.динен соответственно с входами элементов задержки группы с (и +1)- го

- по (2 п +1}-й, выходы элементов задержки группы (n +1)-го по 2 и -й соединены соответственно с установочными входами блоков выработки синхросигналов с первого по п -й выходы блока переключателей соединены соответствен„но с группой информационных входов блока формирования сигналов управления режимами, синхровход которого соединен с выходом (2n +1)-ro элемента задержки группы, первый выход блока формирования сигналов управления режимами соединен с первыми управляющими входами блоков выработки синхросигналов, вторые управляющие входы которых соединены со вторым выходом-блока формирования сигналов управления режимами, третий выход которого соединен с третьими управляющими входами блоков выработки синхросигналов, при этом в каждом блоке выработки синхросигналов выход первого элемента задержки соеди нен с синхровходом первого регистра сдвига, с синхровходом первого триггера, с синхровходом второго триггера, с синхровходом второго регистра сдвига, с синхровходом первого. узла управления, с первыми входами элементов И третьей группы,с первым входом первого элемента И-НЕ, второй вход которого соединен с установочным входом блока, с первым входом второго элемента И-НЕ, второй вход которого соединен с выходом первого элемента

НЕ, с синхровходом третьего регистра сдвига, с синхровходом четвертого триггера, с"синхровходом четвертого регистра сдвига, с синхровходом второго узла управления, с первыми входами элементов И четвертой группы, вторые входы которых соединены с выходом второго узла управления, с управляющим входом третьего регистра, 1129597

1 рого разряда которого соединен с третьим входом второй группы второго узла сравнения, четвертый вход второй группы которого соединен с инверсным . выходом второго разряда первого регистра сдвига, управляющий вход которого соединен с выходом первого узла управления, со вторыми входами первого, второго, третьего и четвертого элементов И третьей группы, тре-. тьи входы первого, второго и третьего элементов И третьей группы соединены соответственно с первым, вторым и третьим выходами первого цешифратора, четвертый выход первого дешифратора соецинен с третьим входом четвертого элемента И третьей группы, с управляющим входом первого триггера, с управляющим входом второго триггера и с управляющим входом второго регистра сдвига, прямой выход первого разряда которого соединен с первым информационным входом первого узла управления, второй информационный вход которого соединен с инверсным выходом второго разряда второго регистра сдвига, инверсный выход первого триггера соединен с третьим-информационным входом первого узла управления, с первым входом третьего элемента И-НЕ, с первым входом первой групl пы третьего селектора, с входом второго элемента задержки, выход которого соединен с входом второго элемента НЕ, выход которого соединен со вторым входом третьего элемента И-НЕ, выход которого соединен с установочным входом третьего счетчика, счетный вход которого соединен с выходом третьего элемента НЕ, с первым входом второго элемента И, с первым входом первой группы четвертого селектора и с первым входом второй группы входов третьего селектора, инверсный выход которого соединен с информационным входом второго регистра сдви-. га, прямой выход третьего счетчика соединен со вторым входом первого элемента И, инверсный выход третьего счетчика соединен со вторым входом второго элемента. И, выход которого соединен со вторым входом первой группы третьего селектора, второй вход второй группы которого соединен с инверсным выходом второго триггера и. с четвертым информационным входом первого узла управления, пятый инфорсдвига, прямой выход первого разряда которого соединен с первым входсм первой группы первого узла сравнения, второй вход первой группы которого соединен с инверсным выходом первого разряда третьего регистра сдвига, прямой выход второго разряда которого соединен с третьим входом первой группы первого узла сравнения, четвертый вход первой группы ко- 10 торого соединен с инверсным выходом второго разряда третьего регистра сдвига, информационный вход которого соединен с инверсным выходом второго разряда второго счетчика, первый вход 15 второй группы первого узла сравнения соединен с прямым выходом первого разряда второго счетчика, инверсный выход первого разряда которого соединен со вторым входом второй группы 20 первого узла сравнения, третий вход второй группы которого соединен с прямым выходом второго разряда вто- . рого счетчика, инверсный выход второго разряда которого соединен с чет- 5 вертым входом второй группы первого узла сравнения, первый, второй, третий и четвертый выходы второго дешифратора соединены соответственно . с третьими входами. первого, второго, 30 третьего и четвертого элементов И четвертой группы, четвертый выход второго дешифратора подключен к управляющим входам третьего и четвертого триггеров и четвертого регистра сдвига, выход первого элемента И-НЕ соединен с установочным входом второго счетчика, выход второго элемента

И-НЕ соединен с установочным входом первого счетчика; прямой выход перво-40 го разряда. которого соединен с первым первого элемента И, с первым входом входом первой группы второго узла сравнения, второй вход первой группы которого соединен с инверсным выходом

- первого разряда первого счетчика, прямой выход второго разряда которого соединен с третьим входом первой группы второго узла сравнения, четвертый вход первой группы соединен .с инверсным выходом второго разряда первого счетчика и с информационным входом первого регистра. сдвига, прямой выход первого разряда которого соединен с первым входом второй группы второго узла сравнения, второй вход второй группы которого соединен с инверсным выходом первого разряда первого регистра сдвига, прямой выход вто11295

9 мационный вход которого соединен с выходом второго узла сравнения, первый управляющий вход каждого блока выработки синхросигналов соединен с информационным входом первого триггера, 5 с информационным входом третьего триг-, гера, инверсный выход которого соединен с первым входом второй группы четвертого селектора, второй вход первой группы которого соединен с инверсным выходом четвертого триггера, первый информационный вход второго узла управления соединен с прямым выходом первого разряда четвертого регистра сдвига, инверсный выход вто- 15

1 рого разряда которого соединен со . вторым информационным входом второго узла управления, третий, четвертый. и пятый информационные входы которого соединены соответственно с инверс- 2О ным выходом третьего триггера, ин-версным выходом четвертого триггера н с выходом первого узла сравнения, выход первого элемента И соединен со вторым входом второй группы четверто- го селектора, инверсный выход которого соединен с информационным входом четвертого регистра сдвига, второй управляющий вход каждого блока выработки синхросигналов соединен с ин- 30 формационным входом второго триггера и с информационным входом четвертого триггера, третий управляющий вход каждого блока выработки синхросигналов соединен с входом третьего элемента НЕ, выходы элементов И третьей и четвертой групп каждого блока выработки синхросигналов являются соответственно третьей и четвертой группой ,выходов устройства, при этом каждый 4р узел управления содержит три элемента И-НЕ, два селектора, элемент И, причем в узле управления первый инфор-. мационный вход соединен с первым входом первого элемента И-НЕ,с первым 45 входом первой группы входов первого селектора и с первым входом первой группы второго селектора, прямой выход которого соединен с первым входом второй группы входов второго