Многофункциональный логический элемент

Многофункциональный логический элемент

Иллюстрации

Показать все

Реферат

 

МНОГОФУНКЦИОНАЛЬНЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ на МОП-транзисторах, содержащий .два элемента равнозначности , элемент И, затвор первого МОП-транзистора каждого элемента равнозначности соединен с первым входом элемента равнозначности, истоком второго МОП-транзистора, а также затвором и стоком третьего МОПтранзистора , второй вход каждого элемента равнозначности соединен с затвором второго МОП-транзистора, истоком первого МОП-транзистора и затвором и стоком четвертого МОПтранзистора , стоки первого и второго МОП-транзисторов соединены с истоком пятого МОП-транзистора и выходом элемента равнозначности, затвор и сток пятого МОП-транзистора соединены с первой шиной питания, а истоки третьего и четвертого МОПтранзисторов соединены с второй шиной питания, выходы первого и второго элементов равнозначности соединены соответственно с первым и вторьм входами элемента И, которые соединены с затворами соответственно первого и второго вспомогательного МОП-транзистора этого элемента И, первая шина питания соединена со стоком первого вспсжогательного МОПтранзистора , исток которого соединен со стоком второго вспомогательного МОП-транзистора, исток которого соединен с выходом элемента И, а также стоком и затвором третьего вспомогательного МОП-транзистораi исток которого соединен с второй шиной питания , отличающий, ся тем, .что, с целью расширения функциональных возможностей путем реализации логических функций при передаче информации в прямом и обратном направлении , в него дополнительно ввеi дены восемь элементов И и два инвертора , каждый из которых содержит первый и второй дополнительные МОПтранзисторы , вход в каждом из инверторов соединен с затвором первого дЬполнительного МОП-транзистора, исток которого соединен с второй шииой питания, а сток соединен с выходом инвертора и истоком второго дополнительного МОП-транзистора, затвор и сток которого соединены с первой шию ной питания, первый вход многофунк ционального логического элемента соединен с вторыи входом первого дополнительного элемента И и выходом со второго дополнительного элемента И, первый вход первого дополнительного элемента И соединен с первым входом третьего дополнительного элемента И, вторыми входами четвертого и пятого дополнительных элементов И и входом первого инвертора, который соединен с первым управляющее входом многофункционального логического элемента, второй и третий управпякщ1 е входы которого соединены с первыми входа

СОЮЗ СОВЕТСНИХ

4 Ю

РЕСПУБЛИК.

09) (11) 7 7 А

am Н03К1

ОПИСАНИЕ ИЗОБРЕТЕНИ

К АВТОРСНОМЪ(СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3545500/18-21 (22) 28.01.83 (46) 15.12.84. Бюл. ¹ 46 (72) А.Н. Семашко, Д.А. Безмен, M.À. Ментюк и А.В. Святкин (53) 621.374.3(088.8) (56) 1. Авторское свидетельство СССР № 718928, кл. Н 03 К 19/00, 1980,.

2, Авторское свидетельство СССР № 686146, кл. Н.ОЗ К 19/00, 1980 (прототип). (54) (57) МНОГОФУНКЦИОНАЛЬНЫЙ 3ЧОГИЧЕСКИЙ ЭЛЕМЕНТ на МОП-транзисторах, содержащий два элемента равнозначности, элемент И, затвор первого

МОП-транзистора каждого элемента равнозначности соединен с первым входом элемента равнозначности, истоком второго МОП-транзистора, а также затвором и стоком третьего МОПтранзистора, второй вход каждого элемента равнозначности соединен с затвором второго МОП-транзистора, истоком первого МОП-транзистора и затвором и стоком четвертого МОПтранзистора, стоки первого и второ-го МОП-транзисторов соединены с истоком пятого МОП-транзистора и выходом элемента равнозначности, затвор и сток пятого МОП-транзистора соединены с первой шиной питания, а истоки третьего и четвертого МОПтранзисторов соединены с второй шиной питания, выходы первого и второго элементов равнозначности соединены соответственно с первык и вторым входами элемента И, которые соединены с затворами соответственно первого и второго вспомогательного

МОП-транзистора этого элемента И, первая шина питания соединена со стоком первого вспомогательного МОПтранзистора, исток которого соединен со стоком второго вспомогательного

МОП-транзистора, исток которого соединен с выходом элемента И, а также стоком и затвором третьего вспомогательного МОП-транзистора, исток которого соединен,с второй шиной питания, отличающийся тем, .что, с целью расширения функциональных возможностей путем реализации логических функций при передаче информации в прямом и обратном направлении, в него дополнительно введены восемь элементов И и два инвертора, каждый из которых содержит первый и второй дополнительные МОПтранзисторы, вход в каждом из инверторов соединен с затвором первого . дЬполнительного МОП-транзистора, исток которого соединен с второй шиной питания, а сток соединен с выходом инвертора и истоком второго дополнительного МОП-транзистора, затвор и сток которого соединены с первой шиной питания, первый вход многофункционального логического элемента соединен с вторж входом первого дополнительного элемента И и выходом второго дополнительного элемента И, первый вход первого дополнительного элемента И соединен с первым входом третьего дополнительного элемента И, вторыми входами четвертого и пятого дополнительных эленемтав И и входом первого инвертора, который соединен с первым управляющМм входом многофункционального логического элемента, второй н третий упвавлявщие входы которого соединены с первьаии входа1129737 ми соответственно первого и второго элементов равнозначности, вторые входы которых соединены с выходами соответственно первого и третьего допол- . нительных элементов И, которые соединены с выходами соответственно шестого и седьмого дополнительных элементов И, первые входы которых соединены с выходом первого инвертора, который соединен с первыми входами второго и восьмого дополнительных элементов И, второй вход многофункционального логического элемента соединен с вторым входбм третьего дополнительного элемента И и выходом восьмого дополнительного элемента И, Изобретение относится к микроэлектронике и вычислительной технике и предназначено для реализации всех логических функций двух переменных с получением результата посредством коммутации как на выходах, так и на входах элемента.

Известен многофункциональный логический элемент, содержащий логические элементы И, входы которых 10 соединены с выходами элементов равнозначности (1 3.

Недостатком этого логического элемента является ограниченность его функциональных возможностей, посколь- 15 ку он не обеспечивает возможности двунаправленной обработки информации.

Наиболее близким к предлагаемому является многофункциональный логический элемент на МОП-транзисторах, со- 20 держащий два элемента равнозначности, элемент И, первый вход элемента равнозначности соединен. с затвором первого MOII-транзистора, истоком второго MOII-транзистора, а также затвором и стоком третьего МОП-транзистора, второй вход каящого элемента равнозначности соединен с затвором второго МОП-транзистора, истоком первого МОП-транзистора и затвором и сто30 ком четвертого MOII-транзистора, стоки первого и второго МОП-транзисторов соединены с истоком пятого МОПтранзистора и выходом элемента равнозначности, затвор и сток пятого второй вход которого соединен с первым .входом шестого дополнительного элемента И и выходом второго инвертора, вход которого соединен с выходом элемента И, первым входом пятого дополнительного элемента И и вторым входом второго дополнительного элемента И, третий вход многофункционального логического элемента соединен с выходом пятого и вторым входом шестого дополнительных элементов И, а четвертый вход многофункционального логического элемента соединен с выходом шестого и вторым входом седьмого дополнительных,элементов И.

МОП-транзистора соединены с первой шиной питания, а истоки третьего и четвертого МОП-транзисторов соединены с- второй шиной питания, выходы первого и второго элементов равнозначности соединены соответственно с первым и вторым входами элемента И, которые соединены с затворами соответственно первого и второго вспомогательного MOII-транзистора этого элемента И, первая шина питания соединена со стоком первого вспомогательного МОП-транзистора, исток которого соединен со стоком второго вспомогательного MOII-транзистора, исток которого соединен с выходом элемента И, а также стоком и затвором третьего вспомогательного МОПтранзистора, исток .которого соединен с второй шиной питания (2 ).

Недостатком известного многофункционального логического элемента является ограниченность функциональных возможностей, поскольку он не обеспечивает реализации логических функций при передаче информации в прямом и обратном направлении, Цель изобретения — расширение функциональных возможностей путем реализации логических функций при передаче информации в прямом и обратном направлении.

Поставленная цель достигается тем, что в многофункциональный логи25

3 1129737 ческий элемент на МОП-транзисторах, содержащий два элемента равнозначности, элемент И, затвор первого

МОП-транзистора каждого элемента равнозначности соединен с первым

«ходом элемента равнозначности, истоком второго МОП-транзистора, а также затвором и стоком третьего

MOII-транзистора, второй вход каждого элемента равнозначности соединен с затвором второго MOII-транзистора, истоком первого MOII-транзистора и затвором и стоком четвертого

- MOII-транзистора, стоки первого и второго MOII-транзисторов соединены с истоком пятого MOII-транзистора и вы15 ходом элемента равнозначности, затвор и сток пятого MOII-транзистора соединены с первой шиной питания, а истоки третьего и четвертого МОП-транзисторов соединены с второй шиной пита20 ния, выходы первого и второго элементов равнозначности соединены соответственно с первым и вторым входами элемента И, которые соединены с затворами соответственно первого и второго вспомогательного МОП-транзистора этого элемента И, первая шина питания соединена со стоком первого вспомогательного МОП-транзисто— ра, исток которого соединен со стоком второго вспомогательного МОПтранзистора, исток которого соединен с выходом элемента И, а также стоком и..затвором третьего вспомогательного МОП-транзистора, исток ко- Ý5 торого соединен с второй шиной питания, дополнительно введены восемь элементов И и два инвертора, каждый из которых содержит первый и второй дополнительные МОП-транзисторы, вход 40 в каждом из инверторов соединен с затвором первого дополнительного

MOII-транзистора, исток которого соединен с второй шиной питания, а сток соединен с выходом инвертора 45 и истоком второго дополнительного

MOII-транзистора, затвор и сток которого соединены с первой шиной питания, первый вход многофункционального логического элемента соединен с вторым входом первого дополнительного элемента И и выходом второго дополнительного элемента И, первый вход первого дополнительного элемента И соединен с первым входом третьего дополнительного элемента И, вторыми входами четвертого и пятого дополнительных элементов И и входом пер4 вого инвертора, который соединен с первым управляющим входом многофункционального логического элемента, второй и третий управляющие входы которого соединены с первыми входами соответственно первого и второго элементов равнозначности, вторые входы которых соединены с выходами соответственно первого и третьего дополнительных элементов И, которые соединены с выходами соответственно шестого и седьмого дополнительных элементов И, первые входы которых соединены с выходом первого инвертора, который соединен с первыми входами второго и восьмого дополнительных элементов И, второй вход многофункционального логического элемента соединен с вторым входом третьего дополнительного элемента И и выходом восьмого дополнительного элемента И, второй вход которого соединен с первым входом шестого дополнительного элемента И и выходом второго инвертора, вход которого соединен с выходом элемента И, первым входом пятого дополнительного элемента И и вторым входом второго дополнительного элемента И, третий вход многофункционального логического элемента соединен с выходом пятого и вторым входом шестого дополнительных элементов И, а четвертый вход многофункционального логического элемента соединен с выходом шестого и вторым входом седьмого дополнительных элементов И, На чертеже показана структурная схема многофункционального логического элемента.

Многофункциональный логический элемент на МОП-транзисторах содержит два элемента равнозначности 1 и 2, элемент И 3, восемь дополнительных элементов И 4-11 и два инвертора 12 и 13, первый вход каждого элемента равнозначности соединен с затвором первого МОП-транзистора 14, истоком второго МОП-транзистора 15, а также затвором и стоком третьего МОП-транзистора 16, второй вход каждого элемента равнозначности соединен с затвором второго МОП-транзистора 15, истоком первого МОП-транзистора 14 и затвором и стоком четвертого МОПтранзистора 17, стоки первого 14 и второго 15 МОП-транзисторов соединены с истоком пятого МОП-транзистора 18 и выходом элемента равнознач9 112973 ности, затвор и сток пятого МОП- . транзистора 18 соединены с первой шиной питания 19, а истоки третьего

16 и четвертого 17 MOII-транзисторов соединены с второй шиной питания 20, выходы первого 1 и второго 2 элементов равнозначности соединены соответственно с первым и вторым входами элемента И 3, которые соединены в элементе И и каждом дополнительном элементе И с затворами соответственно первого 21 и второго 22 вспомогательного MOII — транзистора этого элемента И, первая шина питания 19 соединена со стоком первого вспомогательного МОП-транзистора 21, исток которого соединен со стоком второго вспомогательного MOII-транзистора 22, исток которого соединен с выходом элемента И, а также стоком и затвором третьего вспомогательного ИОП— транзистора 23, исток которого соединен с второй шиной питания 20. Каждый инвертор содержит первый 24 и второй 25 дополнительные MOII-транзисторы, вход в каждом из инверторов соединен с затвором первого дополнительного MOII-транзистора 24, исток которого соединен с второй шиной питания 20, а сток соединен с выхо30 дом инвертора и истоком второго дополнительного MOII-транзистора 25, затвор и сток которого соединены с первой шиной питания 19. Первый вход

26 многофункционального логического элемента соединен с вторым входом первого дополнительного элемента

И 14 и выходом второго дополнительного элемента И 5, первый вход первого дополнительного элемента И 4 соединен с первым входом третьего дополнительного элемента И 6, вторыми входами четвертого 7 и пятого 8 дополнительных элементов И и входом первого инвертора 12, который соединен с первым управляющим входом 27 многофункционального логического элемента, второй 28 и третий 29 управляющие входы которого соединены с первыми входами соответственно первого 1 и второго 2 элементов равнозначности, вторые входы которых соединены с выходами соответственно первого 4 и третьего 6.дополнительных элементов И, которые соединены

5 с выходами соответственно шестого

9 и седьмого 10 дополнительных элементов И, первые входы которых соединены с выходом первого инвертора 12, который соединен с первыми входами второго 5 и восьмого 11 дополнительных элементов И. Второй вход 30 многофункционального логического элемента соединен с вторым входом третьего

6 дополнительного элемента И и выходом восьмого 11 дополнительного элемента И, второй вход которого соединен с первым входом шестого 9 дополнительного элемента И и выходом второго инвертора 13, вход которого соединен с выходом элемента И 3, первым входом пятого дополнительного элемента И 8 и вторым входом второго дополнительного элемента И 5. Третий вход 31 многофункционального логического элемента соединен с выходом пятого 8 и вторым входом шестого 9 дополнительных элементов И, а четвертый вход 32 многофункционального логического элемента соединен с выходом шестого 9 и вторым входом седьмого 10 дополнительных элементов И.

Устройство функционирует следующим образом.

На управляющий вход 27 подается сигнал, определяющий направление обработки информации. Если этот сигнал соответствует логической единице, элементы 4, 6, 8 и 7 И открыты. Одно временно этот сигнал, инвертируясь, подается на элементы 5, 11, 9 и

10 .И, которые при этом закрыты, В противном случае (на вход 27 подается сигнал, соответствующий логическому нулю) открыты элементы 9 и

10 И и закрыты 4 и 6.

Если на вход 27 подается сигнал логической единицы, обработка информации осуществляется от входов 26 и

30 к входам 31 и 32. При этом на входы 26 и 30 элемента подаются входные переменные А и В, а на входы управления 28 и .29 настроечные сигналы, которые принимают значения констант

"0" и "1" и входных переменных А и В.

При этом с входов 31 и 32 снимаются значения прямой и инверсной логических функций соответственно. Виды реализуемых функций для определенных значений управляющих сигналов представлены в таблице.

При подаче на вход 27 логического нуля переменные А и В подаются на входы 31 и 32, а реализуемые функции снимаются с входов 26 и 30, так как в этом случае закрыты элементы

И 4, 6, 8 и 7.

Ф и

7 8 мент реализует все логические функции двух переменных и в отличие от прототипа обеспечивает реализацию заданных преобразований в двух направлениях:как от входов к выходам, так и в противоположном направлении.

Последнее определяет расаирекие функциональных возможностей. еализуемые функции на выходах а выход инвертора 13:

АВ

АВ

АВ уАВ

А

В, А

В

В

Фили»а ППП "Батаат" ° г.У»горо», уа.Ироектиа», 4

7 112973

Таким образом, элементы 4-11 выполняют функции управляемых коммутаторов, обеспечивающих изменение направления обработки информации.

Собственно обработка информации в соответствии с заданным набором управляющих сигналов производится элементами равнозначности 1 и 2, И 3, инвертором 13. При этом выход элемента

И 3 описывается следующим выражением: 1п

Пз P/À И1/Р /В, И2/, где Р— функция равнозначности;

:И1 и Hi — управляющие сигналы на. входах 28 и 29.

Выход элемента И 3 (см. чертеж) 20 подключен через элемент И 5 к входу

26, через элемент И 8 к входу 31, а выход инвертора 13 подключен через элемент И 11 к входу 30 и через элемент И 7 к входу 31. Таким обра- 25 зом, полученные результаты коммутируются на входы 26 и 30 или 31 и 32.

Очевидно, что при подаче на входы

28 и 29 элемента сигналов настройки

"1", "0" с выхода элемента И 3 снимается функция АВ, а с выхода инвертора 13 А + В.

Таким образом, предлагаемый многофункциональный логический элеАуЗ

АуВ

АУВ

АУ В

АВ уАВ