Микропрограммное устройство управления

Микропрограммное устройство управления

Иллюстрации

Показать все

Реферат

 

МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее первый и второй блоки памяти микрокоманд, коммутатор микрокоманд, регистр микрокоманд , генератор тактовых импульсов . и мультиплексор логических условий, причем первый выход первого блока памяти микрокоманд и выход второго блока памяти микрокоманд соединены соответственно с первым и вторым ин|форма1Ц1онными входами коммутатора микрокоманд, выход которого соеди:нен с информахщонным входом регистра ;микрокоманд, выходы кода операций которого являются группой выходов устройства, группа fL-входов логических условий устройства соединена с группой Hi-информационных входов мультиплексора логических условий (где г - количество источников логических условий, первый выход генератора тактовых импульсов соединен с входом синхронизации регистра микрокоманд , отличающееся тем, что, с целью сокращения количества оборудования, оно содержит коммутатор адреса, регистр адреса , регистр логических условий блок элементов И и триггер пуска, причем первая группа И1 -информационных входов коммутатора является группой m-входов кода команды устройства (где fn - разрядность адреса блоков памяти микрокоманд), L-и информационный ( ,2,. .. ,(in-l ) вход второй группы коммутатора адреса соединен с -м выходом немодифицируемого разряда адреса регистра микрокоманд, выход модифицируемого разряда адреса которого соединен с (л+1)-м информационным входом группы мультиплексора логических условий, группа управляющих входов которого соединена с группой выходов регистра логических условий, выход мультиплексора логических условий соединен ст-гм информацнонным входом второй группы коммутатора адреса, управляющий вход которого соединен с вьпсодом признака конца команды регистра микрокоманд выход признака конца работы которого соединен с входом установки в О триггера пуска, вход установки в 1 СО которого является входом запуска устО СХ) ройства, выход триггера пуска соединен с входом запуска генератора так9 ) 3d товых импульсов, первый выход которого соеданен с входом синхронизации регистра логических условий, второй выход генератора тактовьк импульсов соединен с входом синхронизации регистра адреса, группа информационных входов, которого соединена с группой выходов коммутатора адреса, группа выходов регистра адреса соединена с группами адресных входов первого и второго блоков па;4яти микрокоманд , второй выход первого блока памяти микрокоманд соединен с пер

СОЮЗ СОВЕТСНИХ

3 ЛФП

РЕСПУБЛИК..Я0„„113 8

31 1 С 06 F 9/22

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

) К ABTOPCHOIVlY СЕИДКтЕЛЬСтВМ (21 ) 3649362/24-24 (22) 30. 09 . 83 (46) 23. 12. 84. Бюл. У 47 (72) Г.Н.Тимонькин, В.С.Харченко, С.Н.Ткаченко, А.В.Хитров и И.П.Барбаш (53) 681 325 (088. 8) (56) I. Авторское свидетельство СССР

У 830384, кл..G 06 F 9/22, 1979.

2. Авторское свидетельство СССР

Р 964640, кл. G 06 Р 9/22, 1981 (прототип). (54)(57) МИКРОПРОГРАММНОЕ УСТРОЙСТВО

УПРАВЛЕНИЯ, содержащее первый и второй блоки памяти микрокоманд, коммутатор микрокоманд, регистр микрокоманд, генератор тактовых импульсов . и мультиплексор логических условий, причем первый выход первого блока памяти микрокоманд и выход второго блока памяти микрокоманд соединены соответственно с первым и вторым ин формационными входами коммутатора микрокоманд, выход которого соединен с информационным входом регистра

:,микрокоманд, выходы кода операций которого являются группой выходов устройства, группа в-входов логических условий устройства соединена с группой 111-информационных входов мультиплексора логических условий где 1у; - количество источников лог еских усповий), первый выход генератора тактовых импульсов соединен с входом синхронизации регистра микрокоманд, о т. л и ч а ю щ е е с я тем, что, с целью сокращения количества оборудования, оно содержит коммутатор адреса, регистр адреса, регистр логических условий. блок элементов И и триггер пуска, причем первая группа и -информационных входов коммутатора является группой

tn-входов кода команды устройства (где п — разрядность адреса блоков памяти микрокоманд), б -й информационный (t.=1,2,...,(w-l) вход второй группы коммутатора адреса соединен с

1--м выходом немодифицируемого разряда адреса регистра микрокоманд, выход модифицируемого разряда адреса которого соединен с (и+1)-м информационным входом группы мультиплексоl ра логических условий, группа управляющих входов которого соединена с группой выходов регистра логических условий, выход мультиплексора логи- ческих условий .соединен c N-.м инфор- мационным входом второй группы коммутатора адреса, управляющий вход которого соединен с выходом признака конца команды регистра микрокоманд g выход признака конца работы которого соединен с входом установки в "О" триггера пуска, вход установки в "1" которого является входом запуска устройства, выход триггера пуска соединен с входом запуска генератора тактовых импульсов, первый выход которого соединен с входом синхронизации регистра логических условий, второй выход генератора тактовых импульсов соединен с входом синхронизации регистра адреса, группа информационных входов которого соединена с груп- в пой выходов коммутатора адреса, группа выходов регистра адреса соединена с группами адресных входов первого и второго блоков памяти микрокоманд, второй выход первого блока памяти микрокоманд соединен с пер11 30866 вым входом блока элементов И, второй ческих условий регистра микрокоманд, вход которого соединен с управляю- выход блока элементов И соединен с

> щим входом коммутатора микрокоманд информационным входом регистра логи— и с выходом признака анализа логи- . ческих условий.

Изобретение относится к автома.тике и вычислительной технике и может быть использовано при построеи управляющих устройств ЭВИ и выислительных систем с микропрограммным управлением.

Известно микропрограммное устройство управления, содержащее регистр адреса, первый и второй блоки памяти микрокоманд, первый и второй ре- 10 гистры микрокоманд, формирователь адреса ГЦ.

Недостатком устройства является большой объем оборудования блока памяти, обусловленный наличием свободных полей микрокоманд.

Наиболее близким к предлагаемому изобретению по технической сущности и достигаемому эффекту является микропрограммное устройство управления, содержащее первый и второй блоки памяти микрокоманд, коммутатор, регистр микрокоманд, мультиплексор, причем вход логических условий устройства и первый выход регистра микрокоманд соединены соответственно с информационными и управляющими входами мультиплексора, первый и вто" рой выходы которого соединены соответственно с первым и вторым управля" ЗО ющими входами коммутатора, второй вы-. ход регистра микрокоманд соединен с входами первого и второго блоков памяти микрокоманд, выходы ко.торых соединены с первым и вторым 3 информационным входами коммутатора, выход коммутатора соединен с входом регистра микрокоманд, выход которого соединен с выходом устройства К23 °

Недостатками известного устройства являются большой объем оборудования блоков памяти и низкий коэффициент их использования.

Эти недостатки обусловлены избы- 45 точностью микрокоманд, которая вьгзвана тем, что поля логических усЛовий микрокоманд в линейных последовательностях не заполнены полезной информацией. Коды логических условий записываются только в микрокомандах ветвления, во всех остальных микрокомандах блока памяти поле кода логических условий является свободным.

Суммарный объем избыточного оборудования блоков памяти, содержащего

Я микрокоманд, из которых Ng являются микрокомандами ветвления, оценивается выражением

+ll- 14"1 1В) где уП вЂ” разрядность поля кода логиЛ ческих условий.

Цель изобретения — сокращение количества оборудования.

Поставленная цель достигается тем, что в микропрограммное устройство управления, содержащее первый и второй блоки памяти микрокоманд, коммутатор микрокоманд, регистр микрокоманд, генератор тактовых импульсов и мультиплексор логических условий, причем первый выход первого блока памяти микрокоманд и выход второго блока памяти микрокоманд соединены соответственно с первым и вторым информационными входами коммутатора микрокоманд, выход которо-, го соединен с информационным входом регистра микрокоманд, выходы кода операций которого являются группой выходов устройСтва, группа -входов логических условий устройства соединена с группой Yl информационных входов мультиплексора логических условий (где 11 — количество источников логических условий, первый выход генератора тактовых импульсов соединен с входом синхронизации регистра микрокоманд, введены коммутатор адреса, регистр адреса, ре3 11308 гистр логических условий, блок элементов И и триггер пуска, причем первая группа у >-информационных входов коммутатора является группой И -входов кода команды устройства (где Ьч — раз- рядность адреса блоков памяти микрокоманд ),,L -й информационный (L=

1,2,.. °,(-1)) вход второй группы коммутатора адреса соединен с .-м вьг ходом немодифицируемого разряда адре-1б са регистра -микрокоманд, выход модифицируемого разряда адреса которого соединен с(д +1)-м информационным входом группы мультиплексора логических условий, группа управляющих вхоP дов которого соединены с группой выходов регистра логических условий, выход мультиплексора логических условий соединен cm-м информационным входом второй группы коммутатора адреса, управляющий вход которого соединен с вьжодом:признака конца команды регистра микрокоманд, вьжод признака конца работы которого соединен с входом установки в "0" тригге- 5 ра пуска, вход установки в "1" которого является входом запуска устройства, выход триггера пуска соединен с входом запуска генератора тактовых импульсов, первый выход кото .рого соединен с входом синхрониза1

:ции регистра логических условий, 1 второй выход генератора тактовых импульсов соединен с входом синхронизации регистра адреса, группа инфор.мационных входов которого соеди,нена с группой выходов коммутатора адреса, группа выходов регистра адреса соединена с группами адресных входов. первого и второго блоков памяти микрокоманд, второй вьжод первого блока памяти микрокоманд соединен с первым входом блока элементов И, второй вход которого соединен с управляющим входом коммутатора микрокоманд и с выходом признака анализа логических условий регистра микрокоманд„ выход блока элементов И соединен с информационным входом регистра логических условий.

Сущность изобретения состоит в уменьшении объема блоков памяти путем группирования внутренних и внешних микрокоманд линейных последовательностей и их раздельного хранения.

Под внешними понимаются микрокоманды, которыми начинаются и заканчи66 4 ваются линейные последовательности.

Как правило, внешними микрокомандами являются микрокоманды условного и безусловного переходов, а также начальные микрокоманды микропрограм" ьы. Микрокоманды, содержащиеся в линейных последовательностях между их первой и последней внешними микрокомандами называются внутренними.

Для микропрограммы, описываемой следующей ЛСА А„А А А,1Х„ Ф, где

Х q — логическое условие, А А А А А 4

Ащ А1,1 А1 А А, внешними являются микрокоманды А„, А4, А, А„а, А„, а внутренними — микрокоманды А, А, А — Аз, A ) - А13 .

:1

При раздельном хранении таких микрокоманд обеспечивается уменьшение

1 объема оборудования блоков памяти " благодаря тому, что поле логичес" ких условий во внутренних микрокомандах может быть исключено.

На фиг.l представлена функциональ ная схема устройства; на фиг. 2пример микропрограммы для сравнения . эффективности предлагаемого и известного устройств.

Микропрограммное устройство управ ления (фиг. I} содержит первый 1 и второй 2 блоки памяти микрокоманд, регистр 3 адреса, регистр 4 микрокоманд с полями адреса 4, микроопераций 41 и лризчака анализа логиГ ческих условий 4З, регистр 5 логических условий, коммутатор 6 адре- . са, коммутатор 7 микрокоманд, мультиплексор 8 логических условий, триг-. гер 9 пуска, генератор 10 тактовых импульсов с .вторым 101 и первым 10р выходами, блок ll элементов И, вход

12 кода команды, группу 13 входов логических условий, вход 14 пуска, группу выходов 15, выход 154 признака конца команды и выход 15 при. знака конца работы регистра микрокоманд, первый 16 и второй 17 выходы первого блока памяти микрокоманд.

На фиг. 2 символами Х, Х обозна чены логические условия, щ йоши -разрядность микрокоманд и разрядность поля кода логических условий соответственно. Густой штриховой показана неинформативная зона в известном устройстве, которая исключается в предлагаемом.

1130866

Блок 1 памяти микрокоманд предназначен для хранения внешних микрокомаид линейных последовательностей.

В блоке 2 памяти микрокоманд 5 хранится информация о внутренних микрокомандах. Регистр 3 адреса предназначен для хранения адреса очередной микрокоманды и выдачи его в блоки 1 и 2 памяти.

Регистр 4 микрокоманд предназначен для хранения кода очередной микрокоманды. В этот регистр считываются полные коды внутренних микрокоманд из блока 1 памяти и час- 15 ти кодов внешних микрокоманд за исключением кода логических условий из блока 2 памяти.

В поле 44 записывается адресная .часть микрокоманды, немодифицируе- 40 мые разряды которой поступают через коммутатор 6 в регистр,3, а модифицируемый разряд подается на мультиплексор 8.

В поле 4z заносится операционная 25 часть. Иикрооперация поступают на выход 15 устройства, а сигналы кон ца;команды и конца работы с выходов 154 и 15z соответечменно управляют занесением кода операции и вклю ЗО

J чением устройства.

В поле 45 записывается "1" в мик-,, рокомандах, за которыми следуют внеш; ние микрокоманды, благодаря чему по следующему импульсу разрешается счи", 35

:тывание информации из блока 1 памяти ,в регистры 4 и 5.

Регистр 5 предназначен для за поминания кода логических условий и выдачи его на мультиплексор 8. .; 40 . Коммутаторы 6 и 7 предназначены для коммутации адресов и микроко.;манд в зависимости от сигналов управ-.

:ления, подаваемых на их входы с выходов 154 и 4 соответственно.

Мультиплексор 8 осуществляет модификацию младшего, адресного разря,,з!а в соответствии с формулой

1 - 4".Ь.+Х44Ь „.b„-Ê,I,Ü,b,...Ь„+

+7>b,ф,д.. !.„+ 5О

:где а - значение младшего адресного разряда, Х. - значения проверяемых логичесб ких условий;

1, 1,К; 8=3goqzK.t; Ц вЂ” значения j-го разряда кода логических условий.

Триггер 9 предназначен для управления пуском и oc àíoâîì устройства.

Генератор 1О тактовых импульсов предназначен для формирования тактовых импуль сов, синхронизирующих работу устройства.

Блок l! элементов И предназначен для управления выдачей кодов логических условий при считывании внешних микрокоманде в регистр 5.

Устройство работает следующим образом.

В исходном состоянии регистр 3 адреса обнулен, а с выходов 154 и 4, регистра 4 логические единицы поступают на управляющие входы коммутаторов адреса 6 и микрокоманд 7, а также на вход блока 11 элементов И.

Работа устройства начинается с приходом на вход 12 кода команды и на вход 14 сигнала пуска. С входа 12 код команды поступает на вход коммутатора адреса микрокоманд далее на информационный вход регистра 3. Сигнал, поступающий на вход 14, переводит триггер 9 пуска в единичное состояние. Поступающий с единичного выхода триггера 9 пуска сигнал запускает генератор 10 тактовых импульсов.

По заднему фронту этого импульса поступающего на второй вход синхронизации регистра 3, происходит запись, в данный регистр адреса первой микро-, команды. Адрес этой микрокоманды с регистра 3 поступает на блоки 1 и 2 памяти. С блока 1 памяти информация поступает на блок 11 элементов И и коммутатор 7. Так как с выхода 4> pe" гистра 4 первоначально снимается логическая "1", то информация с блока 2 памяти через коммутатор 7 микрокоманд не проходит. Код логических условий внешней микрокоманды из блока 1 памяти с выхода 16 через блок 11 элементов И.поступает на регистр 5, а адресная и операционные части микрокоманды с выхода 17 через коммутатор 7 — на регистр 4. По заднему фронту второго тактового импульса, поступившего с выхода 10 генератора 10, код внешней микрокоманды заносится в регистры 4 и 5. Если следующая микрокоманда является микрокомандой ветвления, то с выхода 4З. регистра 4 логическая "1" подается на вход блока ll элементов И и управ1130866 ляющий вход коммутатора 7 микрокоманд, запрещает прохождение информации с блока 2 памяти и разрешает прохождение информации с блока 1 памяти в регистры 4 и 5 аналогично 5 опис анному.

Формирование адреса микрокоманды, следующей за ветвлением, происходит в зависимости от кода логических.условий. Мультиплексор 8 выби- >0 рает значение проверяемого логического условия и если оно равно "О", то изменение младшего адресного раз-. ряда с "О" на "1" не происходит (в микрокомандах ветвления значение 1S младшего адресного разряда всегда равно "О"). Если же значение проверяемого логического условия равно "1 ", то младший адресный разряд, поступающий с выхода 4 регистра 4 20 в мультиплексор 8,изменяется с "0"

Сформированный таким образом адрес (его немодифицируемые и модифицируемый разряды) поступает на коммутатор 6. Поскольку сигнал 25 на выходе 15,1 регистра 4 для всех мнкрокоманд, кроме последней в микропрограмме, равен "О -, то адрес следующей микрокоманды через ком мутатор 6 записывается в регистр 3. зо

Если очередная микрокоманда является внутренней, то с выхода 4 сни-. мается нулевой сигнал, запрещающий прохождение информации с блока 1 памяти микрокоманд и разрешающий 3 подачу кода с блока 2 памяти микрокоманд через коммутатор 7 микрокоманд в регистр 4. С этого регистра адрес следующей микрокоманды через коммутатор 6 заносится в регистр.

При формировании адреса данной микрокоманды модификации младшего адрес-, ного разряда не происходит, посколь.ку в регистре 5 записан нулевой код.

После выполнения всех микрокоманд данной микропрограммы с выхода 15

11 t l регистра 4 снимается логическая 1 разрешающая прием кода следующей операции.

После выполнения последней микропрограммы с выхода .15 регистра -4 на вход установки в "0" триггера 9 пуска поступает логическая "1", устанавливающая триггер в нулевое состояние. Генератор 10 тактовых импульсов останавливается и устрой" ство прекращает свою работу.

Выигрьпп в объеме оборудования блоков памяти, получаемый при ис- пользовании предлагаемого устройства, оценивается выражением ак=ии-и 1,-(1n-щ,)> .

1 где rn — разрядность микрокоманд, 1 (Я" количество внешних (внутренних) микрокоманд.

Поскольку N + N = N, то справедливо =1 л1 а

Относительная величина выигрьппа оценивается выражением

j-W = --4- — < ° 100Z

m,N

mN

Поскольку m< 0,2ш, à N> 0,6N, Ф4 127.

Величины абсолютного и относительного выигрышей в коэффициенте использования оборудования могут быть определены цо формулам: и N К Ы п-п1 a)+<<>

11 -(e-AS) л

8 1ОО ..

g -1 й-.Ns) p, С учетом принятых допущений ДК вЂ” 0,04, Я К = 5-6Х.

Таким образом, предложенное устройство существенно превосходит Hs вестное и базовый объект по экономичности и коэффициенту использования оборудования.

1130866,1130866

Фиа2

Со ст ав и тель Ю. Пан цов

Техред И.Асталош

Корректор С.Шекмар

Редактор С.Патрушева

Заказ 9611/35 Тираж 698 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г.ужгород, ул.Проектная, 4

ЮлОк 2 пампа бЛО памя

БЛОК 2 памяти бЛОК памят

Ок l мяти

ОК 1 мяпш

ВООК f памяти

ЕЛОК l пажити бЛОК 1 памяти бЛОК 1 амати бЛОР(1 амяаи

6ЛОК! амяти