Устройство для вычитания

Устройство для вычитания

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО Д.ПЯ ВЫЧИТАНИЯ, содержащее-П -разрядньш сумматор, где И - разрядность операндов, группу из П элементов РАВНОЗНАЧНОСТЬ и первый элемент ИЛИ, первьш вход которого подключен к выходу переноса сумматора , а выход - к первьм входам . элементов РАВНОЗНАЧНОСТЬ группы, вторые входы которых подключены к выходам разрядов cyiviMBTOpa соответственно , выходы элементов РАВНОЗНАЧНОСТЬ группы образуют выход устройства , отличающееся тем, что, с целью расширения функциональных возможностей за счет реализации операций вьщачи сигнала равенства операндов и передачи операндов на , выход устройства, оно дополнительно содержит компаратор, группу из П элементов И, группу из П элементов ИЛИ-НЕ, три элемента ИЛИ-НЕ,элемент И и второй элемент ИЛИ, причем первые входы элементов И группы подключены к соответствующим разрядам входной шины первого операнда -устройства и к первой группе входов компаратора , вторые входы элементов И группы соединены с выходом первого элемента ШИ-НЕ, первые входы элементов 1ШИ-НЕ группы соединены с соответствующими разрядами входной шины второго операнда устройства и с второй группой входов компаратора, вторые входы элементов EJIIi-HE группы подключены к выходу второго элемента ИЛИ выходы элементов И и ИЛИ-НЕ , групп соединены соответственно с первой и второй группами входов сумматора , выход ко таратора -соединен с § первым входом элемента И и с выходом равенства устройства, второй вход (Л элемента И подключен к шине задания с режима работы устройства и к первым входам второго .и третьего элементов ИЛИ-НЕ,выход элемента И подключен к второму входу первого элемента ИЛИ, к первому входу второго элемента ИЛИ и к первому входу первого элемента ИЛИ-НЕ, второй вход которого соединен с выходом третьего элемента ИЛИ-НЕ, второй вход второго элемента ИЛИ-НЕ соединен с шиной выдачи результата в обратном коде устройства , а выход подключен к третьему входу первого элемента ИЛИ, к второму входу второго элемента 1ШИ и к второму входу третьего элемента ИЛИ-НЕ, : выход переноса сумматора соединен с входом переноса сумматора и с выходом знака разности устройства.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

92 А

4©g G 06 F 7/50

) ОПИСАНИЕ ИЗОБРЕТЕНИЯ,;

1 1

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

H AeXopCvOvV cs exma т (21) 3617222/24-24 (22) 08.07.83. (46) 07.01.85. Бюл.M -1 . (72) С.В.Галкин, В.Э.Голубицкий, Е.А.Даев и В.П.Липилин (53) 681.325.5(088.8). (56) 1. Авторское свидетельство СССР

Ф 756405, кл. С 06 F 7/04, 1978.

2. Титце У., Шенк К. Полупроводниковая схемотехника. М., "Мир", 1983, с. 337, рис. 19, 35 (прототип) ° (54)(57) УСТРОЙСТВО ДЛЯ ВЫЧИТАНИЯ, содержащее Д -разрядный сумматор, где и — разрядность операндов, группу из П элементов РАВНОЗНАЧНОСТЬ и первый элемент ИЛИ, первый вход которого подключен к выходу переноса сумматора, а выход — к первым входам. элементов РАВНОЗНАЧНОСТЬ группы, вторые входы которых подключены к выходам разрядов сумматора соответст-. венно, выходы элементов РАВНОЗНАЧНОСТЬ группы образуют выход устройства, о т л и ч а ю .щ е е с я тем, что, с целью расширения функциональных возможностей за счет реализации операций выдачи сигнала равенства операндов и передачи операндов на выход устройства, оно дополнительно содержит. компаратор, группу из И элементов И, группу из Й элементов ИЛИ-НЕ, три элемента ИЛИ-НЕ,эле-мент И и второй элемент ИЛИ, причем первые входы элементов И группы подключены к соответствующим разрядам входной шины первого операнда устройства и к первой группе входов компаратора, вторые входы элементов И группы соединены с выходом первого элемента ИЛИ-НЕ, первые входы элементов ИЛИ-НЕ группы соединены с соответствующими разрядами входной шины второго операнда устройства и с второй группой входов компаратора, вторые входы элементов ИЛИ-НЕ группы подключены к выходу второго элемента ИЛИ выходы элементов И и ИЛИ-НЕ

) групп соединены соответственно с первой и второй группами входов сумматора, выход компаратора соединен с первым входом элемента И и с выходом равенства устройства, второй вход элемента И подключен к шине задания режима работы устройства и к первым входам второго и третьего элементов ИЛИ-НЕ, выход элемента И подключен к второму входу первого элемента ИЛИ, к.первому входу второго элемента ИЛИ и к первому входу первого элемента ИЛИ-НЕ, второй вход которого соединен с выходом третьего элемента ИЛИ-НЕ, второй вход второго элемента ИЛИ-НЕ соединен с шиной выдачи результата в обратном коде устройства, а выход подключен к третьему входу первого элемента ИЛИ, к второму входу второго элемента ИЛИ и к второму входу третьего элемента ИЛИ-НЕ, выход переноса сумматора соединен с входом переноса сумматора и с выходом знака разности устройства, 1133592

Изобретение относится к вычислительной технике и предназначено для вычисления разности двух операндов в прямом коде, определения равенства операндов и передачи операндов на выход устройства.

Известно устройство для вычитания, о содержащее сумматор, компаратор, узлы записи, шину первого операнда, шину второго операнда и выход уст- 10 ройства. Шина первого операнда подключена к первой группе входов компаратора и к входам первого .узла записи, а шина второго операнда — к второй. группе входов компаратора и входам второго узла записи. Сигналы с выходов узлов записи поступают соответственно на первую и вторую груп-. пы входов сумматора. Вход переноса младшего разряда сумматора подключен к сигналу в виде логической

"единицы". Управляющие входы узлов записи подключены к соответствующим выходам компаратора. Выходы сумматора образуют выход .устройства (1) .

Недостатками устройства являются сложность устройства, а также то, что оно не позволяет получить отдельно сигнал равенства операндов.

I Наиболее близким к изобретению яв- 30 ляется устройство для вычитания, содержащее сумматор с параллельным переносом, элементы НЕ, элементы РАВНОЗНАЧНОСТЬ, элемент ИЛИ, шину первого операнда, шину второго операн- 35 да, выход знака разности и выход устройства. Шика первого операнда непосредственно подключена к первой

-группе входов сумматора с параллельным переносом, шина второго операн- 40 да — через элементы НЕ к второй груп.пе входов сумматора, выход функции генерации переноса которого подключен к первому входу элемента ИЛИ, второй вход которого подключен к вы- 45 ходу функции, распространения переноса сумматора. Выход элемента ИЛИ подключен к входу переноса младшего разряда сумматора с параллельным переносом и к первой группе входов эле- ментов РАВНОЗНАЧНОСТЬ, выходы которых образуют выход устройства, вторые входы группы элемен гов РАВНОЗНАЧНОСТЬк выходам сумматора с параллельным переносом. К выходу элемента ИЛИ 55 подключен вход элемента НЕ, выход ко1 торого является выходом разности устройства $2) .

Недостатки известного устройства оно не позволяет получить сигнал равенства входных операндов и является относительно сложным.

При решении, например, задач нормализации изображений на выходе устройства для вычитания требуется получать либо разность двух операндов, либо первый, либо второй операнды.

В известных устройствах для вычитания такой режим работы непредусмотрен.

Устройства не позволяют также получить сигнал равенства операндов. Все это снижает функциональные возможности устройств, увеличивает аппаратурные затраты и габариты устройств нормализации изображений.

Целью изобретения является расширение функциональных возможностей за счет реализации операций выдачи сигнала равенства операндов и передачи операндов на выход устройства.

Указанная цель достигается тем, что в устройство для вычитания, содержащее И -.разрядный сумматор, где A разрядность операндов, группу из и элементов РАВНОЗНАЧНОСТЬ и первый элемент ИЛИ, первый вход которого подключен к выходу переноса сумматора, а выход — к первым входам элементов РАВНОЗНАЧНОСТЬ группы, вторые входы которых подключены к выходам разрядов сумматора соответственно, выходы элементов РАВНОЗНАЧНОСТЬ группы образуют выход устройства, введены компаратор, группа из

11 элементов И, группа из П элементов ИЛИ-НЕ, три элемента ИЛИ-НЕ, элемент И и второй элемент ИЛИ, причем первые входы элементов И группы подключены к соответствующим разрядам входной шины первого операнда устройства и к первой группе входов коьпаратора, вторые входы элементов И группы соединены с выходом первого элемента ИЛИ-НЕ, первые входы элементов ИЛИ-НЕ группы — с соответствующими разрядами входной шины второго операнда устройства и с второй группой входов компаратора, вторые входы элементов ИЛИ-НЕ группы подключены к выходу второго элемента ИЛИ, выходы элементов И и ИЛИ-НЕ групп соединены соответственно с первой и второй группами входов сумматора, выход компаратора — с первым входом элемента И и с выходом равенства устройства, второй вход элемента И подключен

3 113359 к шине задания режима работы устройства и к первым входам второго и третьего элементов ИЛИ-НЕ, выход элемента И - к второму входу первого элемента ИЛИ, к первому входу второго элемента ИЛИ и .к первому входу первого элемента ИЛИ-HE второй вход которого соединен с выходом третьего элемента ИЛИ-НЕ, второй вход второго элемента ИЛИ-НŠ†.с шиной выдачи результата в обратном коде устройства, а выход подключен к третьему входу

10 первого элемента ИЛИ, к второму входу

Ф второго элемента ИЛИ и к второму входу третьего элемента ИЛИ-НЕ, выход переноса сумматора соединен с входом переноса сумматора и с выходом знака разности устройства.

На чертеже представлена функциональная схема устройства для вычитания.

Устройство для вычитания-содержит

Ь -разрядный сумматор 1, компаратор

2, группу 3 из Yl элементов И, группу

4 из И элементов ИЛИ-НЕ, входную шину 5 первого операнда устройства, входную шину 6 второго операнда устройства, шину 7 задания режима работы устройства, шину 8 выдачи результата в обратном коде устройства, эле- 30 мент И 9, первый элемент ИЛИ 10, второй элемент ИЛИ 11, первый 12, второй 13 и третий 14 элементы ИЛИ-НЕ, группу 15 из и элементов РАВНОЗНАЧНОСТЬ, выход 16 устройства, выход 17 знака разности и выход 18 равенства

35 устройства.

Первые входы элементов И группы 3 подключены к соответствующим разрядам входной шины 5 первого операнда и к первой группе входов компаратора

2. Первые входы элементов ИЛИ-НЕ

-группы 4 подключены к соответствующим разрядам входной шины 6 второго операнда и к второй группе входов компа-45 ратора 2. Выходы элементов И и ИЛИ-HP. групп 3 и 4 подключены соответственно к первой и второй группам входов сумматора 1. Выход компаратора 2 подклюства. Второй вход элемента И 9, первые входы второго 13 и третьего 14 элементов ИЛИ-НЕ подключены к шине

7.задания режима работы устройства.

Второй вход второго элемента ИЛИ-НЕ

13 подключен к шине 8 выдачи результата в обратном коде устройства.Тре55 чен к первому входу элемента И 9 и 50 является выходом 18 равенства устрой2 4 тий вход первого элемента ИЛИ 10, второй вход второго элемента ИЛИ 11 и второй вход третьего элемента ИЛИ-НЕ

14 подключены к выходу второго элемента ИЛИ-НЕ 13. Выход элемента И 9 подключен к второму входу первого элемента ИЛИ 10, к первому входу второго элемента ИЛИ 11 и к первому входу первого элемента ИЛИ-НЕ 12, второй вход которого подключен к выходу третьего элемента ИЛИ-НЕ 14; Выход второго элемента ИЛИ 11 и выход первого элемента ИЛИ-НЕ 12 подключены соответственно к вторым входам элементов И и элементов ИЛИ-НЕ групп

3 и 4. Сигнал с выхода переноса сумматора 1 поступает на вход переноса сумматора 1, на выход 17 знака разности и на первый вход первого элемента ИЛИ 10, выход которого подключен .к первым входам элементов РАВНОЗНАЧНОСТЬ группы 15, вторые входы которых подключены к выходам разрядов сумматора 1 соответственно. Выходы элементов РАВНОЗНАЧНОСТЬ группы 15 образуют выход 16 устройства.

Устройство работает следующим образом.

При наличии сигнала в виде логической "единицы" на шине 7 устройство работает в режиме определения разности двух чисел в прямом коде. В этом режиме на выходах элементов ИЛИНЕ 14 и 13 образуются сигналы в виде "логических" нулей, которые поступают, соответственно, на второй вход первого элемента ИЛИ-НЕ 12 и на вторые входы второго элемента ИЛИ 11, третьего элемента ИЛИ-НЕ 14 и третий вход первого элемента ИЛИ 10.

Если уменьшаемое больше вычитаемого, то на выходе переноса сумматора

1 получается сигнал в виде логйческой "единицы", на выходе компаратора

2 — сигнал в виде логического "нуля".

При этом на выходе второго элемента ИЛИ 11и первого элемента ИЛИ-НЕ 12 образуются сигналы соответственно в виде логического "нуля" и логической "единицы", которые разрешают прохождение операндов с шины 5 и с шины

6 через группу 3 элементов И и через группу 4 элементов HJIH-НЕ соответственно на первую и вторую группы входов сумматора 1. Таким образом, на первую группу входов сумматора 1 поступает прямой код первого операнда, на вторую группу входов сумматора

1133592

1 — инверсный код второго операнда, а на вход переноса сумматора 1 — сигнал в виде логической "единицы". Следовательно, на выходах сумматора 1 получается разность операндов в пря- 5 мом коде. Так как на первые входы. элементов РАВНОЗНАЧНОСТЬ группы 15 поступает сигнал в виде логической

"единицы", то на выходе 16 устройства разность двух операндов получается в црямом коде, на выходе 17 знака разности .фиксируется знак разности в виде логической "единицы".

Если уменьшаемое меньше вычитаемого, то на выходе переноса сумматора

1 получается сигнал в виде логического "нуля". Как и в предыдущем случае, элементы И и ИЛИ-НЕ групп 3 и 4 не блокированы, так как на выходе элемента И 9 образуется сигнал в виде логического "нуля". В этом случае на выходах сумматора 1 образуется разность операндов в инверсном. коде.

Так как на первые входы элементов

РАВНОЗНАЧНОСТЬ группы 15 с выхода первого элемента ИЛИ 10 поступает сигнал в виде логического "нуля", то .на выходе 16 устройства разность операндов получается в прямом коде. На выходе 17 фиксируется знак разности 30 в виде логического "нуля".

Если уменьшаемое равно вычитаемому, то на выходе компаратора 2 и элемента И 9 получаются сигналы в виде логической "единицы", На выходе вто- З рого элемента ИЛИ 11 и первого элемента ИЛИ-НЕ 12 образуются сигналы соответственно в виде логической

"единицы и логического "нуля", которые блокируют прохождение операндов 4р с выходных,шин 5 и 6. На первые и вторые группы входов сумматора 1 поступают нулевые коды. На выходе переноса сумматора 1 образуется сигнал в виде логического нуля, а на. 4 выходе первого элемента ИЛИ 10 — в виде логической "единицы", так как на его второй вход поступает сигнал в виде логической "единицы" с выхода элемента И 9. следовательно, на вы- у ходе 16 устройства получается нулевой код разности, а на выходе 18 фиксируется равенство операндов в виде логической "единицы".

При наличии сигнала в виде логи,ческого "нуля" на шине 7 задания режима устройства работает в режиме передачи на выход 16 либо уменьшаемого, либо рычитаемого (в зависимости от сигнала на шине 8 выдачи результата в обратном коде). В этом режиме на выходе элемента И 9.получается сигнал в виде логического "нуля, который поступает на первые входы элемента ИЛИ 11 и элемента ИЛИ-НЕ 12, а также на второй вход первого элемента ИЛИ 10.

Если на шине 8 присутствует сигнал в виде логического "нуля",то на вы- ходе второго элемента ИЛИ-НЕ 13 образуется сигнал в виде логической

11 Il единицы, который проходит через элементы ИЛИ 11 и 10, через последовательно соединенные элементы ИЛИ-НЕ

14 и 12 соответственно на первые входы элементов ИЛИ-НЕ группы 4 и первые входы элементов И группы 3.

Таким образом, на первую группу входов сумматора 1 поступает прямой код первого операнда, на вторую группу входов — нулевой код. Следовательно, на выходах сумматора 1 и на выходе

16 устройства получается прямой код числа с входной шины 5 первого операнда.

Если на шине 8 присутсч вует сигнал в виде логической "единицы, то на выходе второго элемента ИЛИ-НЕ 13 получается сигнал в виде логическо1f tt го нуля, который проходит через элемент ИЛИ 11, через последовательно соединенные элементы ИЛИ-НЕ 14 и

12 соответственно на первые входы элементов И и ИЛИ-НЕ групп 3 и 4. На выходе элемента ИЛИ .10 получается сигнал в виде логического "нуля", на выходах сумматора 1 †. инверсный, а на выходе 16 устройства — прямой код с входной шины 6 второго операнда.

Использование предложенного изобретения позволяет получить на выходе устройства, либо разность операндов в прямом коде, либо первый, либо второй операнды, а также определять равенство операндов, что расширяет функциональные возможности устройства.

Применение изобретения в устройстве нормализации изображения позволило уменьшить аппаратурные затраты на erо реализацию и габариты.

1133592 Составитель А.Степанов

Редактор В.Данко Техред M.Гергель КорректоР M.Màêñèìèøèíåö

Заказ 9948/40 Тираж 710 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП "Патент", г.ужгород, ул.Проектная, 4