Мультимикропрограммная управляющая система

Мультимикропрограммная управляющая система

Иллюстрации

Показать все

Реферат

 

1. МУЛЬТИМИКРОПРОГРАММНАЯ УПРАВЛЯКШ1АЯ СИСТЕМА, содержащая постоянное запоминающее устройство микрокоманд, N блоков микропрограммного управления, блок формирования адреса микрокоманд, блок синхронизации , первый регистр адреса, регистр микрокоманд, регистр блокировки, мультиплексор, группу дешифраторов, первый информационный вход блока формирования адреса является входом кода операции системы, выход блока формирования адреса соединен с информационным входом первого регистра адреса, информационньШ выход которого соединен с адресным входом постоянного запоминающего устройства микрокоманд, информационный выход которого соединен с информационным входом регистра микрокоманд, выходы разрядов первой группы которого соединены с вторым информационным входом блока формирования адреса, выход разрядов второй группы регистра микрокоманд соединен.с управляющим входом мультиплексора, информационный вход которого является входом логических условий верхнего уровня системы, выход мультиплексора соединен с первым управляющим входом блока формирования адреса, первый вход блока синхронизации является входом пуска системы, первый выход блока синхронизации соединен с управляющим входом первого регистра адреса, второй выход блока синхронизации соединен с первыми управляющими входами блоков микропрограммного управления, первые информационные входы которых являются входами логических условий нижнего уровня системы , информационные выходы блоков (Л микропрограммного управления являются выходами микроопераций нижнего уровня системы, третий выход блока синхронизации соединен с управляюпщм входом регистра микрокоманд, выходы дешифраторов группы являщрся выходами . Микроопераций ведущей микропроее со ел со граммы системы и соответственно соединены с вторым входом блока с нхронизации , о т л и ч а ю щ а я с я тем, что, с целью повьш1ения ее экономичности и расширения области применения путем обеспечения возможности одновременного запуска и ожидания окончания нескольких параллельных микропрограмм, в нее введены постоянное запоминающее устройство микропрограмм, второй регистр адреса, регистр управления записью микропрограмм нижнего уровня , регистр управления запуском, первая и вторая группы элементов И, группа элементов ИЛИ, элемент ИЛИ-НЕ причем выходы разрядов третьей

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (111

4(51) G 06 F 9/22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

H ASTOPCHOMV СВИДЕТЕЛЬСТВУ (21) 3540119/24-24 (22) 13.01.83 (46) 07.01.85. Бюл. Ф 1 (72) Н.Ф. Сидоренко,. В.M. Свищ, Б.В. Остроумов, Г.Н. Тимонькин, В.С. Харченко, С.H. Ткаченко и С.Б. Никольский (53) 681.32(088.8) (56) 1. Авторское свидетельство СССР

9 959079, кл. G 06 F 9/22, 1981.

2. Авторское свидетельство СССР

Ф 955061, кл. G 06 F 9/22, 1981.

3. Авторское свидетельство СССР к 905818, кл. G 06 F 9/22, 1971 (прототип) . (54)(57) 1. МУЛЬТИМИКРОПРОГРАММНАЯ

УПРАВЛЯЮЩАЯ СИСТЕМА, содержащая постоянное запоминающее устройство микрокоманд, Н блоков микропрограммного управления, блок формирования адреса микрокоманд, блок синхронизации, первый регистр адреса, регистр микрокоманд, регистр блокировки, мультиплексор, группу дешифраторов, первый информационный вход блока формирования адреса является входом кода операции системы, выход блока формирования адреса соединен с информационным входом первого регистра адреса, информационный выход которого соединен с адресным входом постоянного запоминающего устройства микрокоманд, информационный выход которого соединен с информационным входом регистра микрокоманд, выходы разрядов первой группы которого соединены с вторым информационным входом блока формирования адреса, выход разрядов второй группы регистра микрокоманд соединен с управляющим входом мультиплексора, информационный вход которого является входом логических условий верхнего уровня системы, выход мультиплексора соединен с первым управляющим входом блока формирования адреса, первый вход блока синхронизации является входом пуска системы, первый выход блока синхронизации соединен с управляющим входом первого регистра адреса, второй выход блока синхронизации соединен с первыми управляющими входами блоков микропрограммного управления, первые информационные входы которых являются входами логических условий нижнего уровня системы, информационные выходы блоков микропрограммного управления являются выходами микроопераций нижнего уровня системы, третий выход блока синхронизации соединен с управляющим входом регистра микрокоманд, выходы дешифраторов группы являэ гся выходами иикроопераций ведущей микропрограммы системы и соответственно ñîåдинены с вторым входом блока с%нхронизации, о т л и ч а ю щ а я— с я тем, что, с целью повышения ее экономичности и расширения области применения путем обеспечения воз-. можности одновременного запуска и ожидания окончания нескольких параллельных микропрограмм, в нее введены постоянное запоминающее устройство микропрограмм, второй регистр адреса, регистр управления записью микропрограмм нижнего уровня, регистр управления запуском, первая и вторая группы элементов И, группа элементов ИЛИ, элемент ИЛИ-НЕ причем выходы разрядов третьей

1133594 группы регистра микрокоманд соответственно соединены с первыми входами элементов И первой и второй групп, выходы разрядов четвертой группы регистра микрокоманд соединены с прямыми и инверсными входами соответственно элементов И первой и второй групп, выходы элементов И первой группы соединены соответственно с входами дешифраторов группы, первая группа выходов элементов И первой группы соединена с вторым управляющим входом блока формирования адреса, первая группа выходов элементов И второй группы соединена c S-входами соответствующих разрядов регистра управления записью, вторая группа выходов элементов И второй группы соединена с S-входами соответствующих разрядов регистра управления запуском, третья группа выходов элементов

И второй группы соединена соответст венно с первыми входами элементов ИЛИ группы, четвертая группа выходов элементов И второй группы соединена с

S-входами. соответствующих разрядов регистра блокировки, прямые выходы разрядов которого соединены соответственно с входами элементa:ÈËÈ-НЕ, выход которого соединен с третьим входом блока синхронизации, четвертый выход которого соединен с управляющим входом второго регистра адреса, пятый выход блока синхронизации соединен с входами установки в "1" первой и второй группы разрядов регистра . микрокоманд, прямой выход i-го (i = 1,N) разряда регистра управления записью соединен с вторым управляющим входом i-ro блока микропрограммного управления, прямой выход

i-ro разряда регистра управления за- ° пуском соединен с третьим управляющим входом i-ro блока микропрограммно"

ro управления, выходы элементов ИЛИ группы соединены с информационным. входом второго регистра адреса, информационный выход которого соединен с адресным входом постоянного запоминающего устройства микропрограмм, выходы разрядов первой группы которого соответственно соединены с вторыми

: входами элементов ИЛИ группы, выходы разрядов второй группы постоянного запоминающего устройства микропрограмм соединены с вторыми информационными выходами соответствующих блоков микропрограммного управления, управляющие выходы которых соединены c R-входами соответствующих разрядов регистра управления запуском и регистра блокировки, выходы разрядов третьей группы постоянного запоминающего устройства микропрограмм соответственно соединены с R-входами разряцов регистра управления записью и четвертыми управляющими входами соответствующих блоков микропрограммного управления.

2. Система по п.1, о т л и ч а ющ а я с я тем, что блок синхрони;зации содержит триггер, генератор .тактовых импульсов, первый, второй и третий элементы И, причем S-вход и R-вход триггера являются соответственно первым и вторым управляющими входами блока синхронизации, первый вход первого элемента И объединен с ! первым инверсным входом второго элемента И и первым входом третьего элемента И и является третьим управляющим входом блока, прямой выход триггера соединен с входом запуска генератора тактовых импульсов, первый выход которого соединен с вторыми входами первого и второго элементов

И, выход первого элемента И является первым выходом блока, второй выход генератора тактовых импульсов является вторым выходом блока и подключен к второму входу третьего элемента И, выход которого является третьим выходом блока,, первый выход генератора тактовых импульсов н выход второго элемента И являются соответственно четвертым и пятым выходами блока.

3, Система по п.1, о т а и ч а юща я с я тем, что 1.-й, (i = 1,N, где М вЂ” число параллельных канаг ов) блок микропрограммного управления содержит регистр адре а, узел памяти микрокоманд, счетчик адреса,мультиплексор, коммутатор, элемент задержки, элемент ИЛИ, первый и второй элементы И, причем информационный вход мультиплексора и информационный вход узла памяти микрокоманд являются соответственно первым и вторым информационными входами блока, выходы разрядов первой группы узла памяти микрокоманд соответственно соединены с входами разрядов первой группы регистра адреса, выход

i-го разряда узла памяти микроко11 манд соединен с первым входом элемента ИЛИ, выход которого соединен с входом i-го разряда регистра адреса, информационный выход которого соединен с первым входом коммутатора, выход которого соединен с информационным входом узла памяти микрокоманд, вьиоды разрядов второй группы соединены соответственно с разрядами управляющего входа мультиплексора, вход элемента задержкй является первым управляющим входом блока и объединен с первыми входами первого и второго элементов И,первый управляющий вход коммутатора объединен с вторым выходом первого элемента И и является: вторым управляющим входом блока, выход первого элемента

И соединен с входом записи узла па33594 мяти микрокоманд и со счетным входом счетчика адреса, информационный выход которого соединен с вторым входом коммутатора> второй управляющий вход коммутатора объединен с вторым входом второго элемента И и является . третьим управляющим входом блока, выход второго элемента И соединен с входом считывания узла памяти микрокоманд, R-вход счетчика адреса является четвертым управляющим входом блока, выход элемента задержки соединен с управляющим входом регистра адреса, выход разрядов третьей группы узла памяти микрокоманд является выходом микроопераций блока, управляющий выход узла памяти микрокоманд является управляющим выходом бло- ка. м

1

Изобретение относится к области автоматики и цифровой вычислительной техники и может быть использовано в качестве управляющей подсистемы в многоуровневых системах сбора и обработки информации.

Известны мультимикропрограммные управляющие системы, содержащие блок формирования адреса, блок памяти микрокоманд, регистры адреса, микрокоманд и управления, блок синхрониэецли, элементы И, ИЛИ (1) и (2) .

Недостатком этих систем является узкая область применения, обусловленная невозможностью независимого параллельного выполнения нескольких микропрограмм.

Наиболее близким по технической сущности к изобретению является микропрограммное устройство управления, содержащее регистр микрокоманд, блок памяти (постоянное запоминающее устройство микрокоманд), регистр адреса микрокоманд, модификатор адреса (блок формирования адреса и муль-. типлексор), первый блок элементов . И и регистр команд, второй блок элементов,И, триггер управления, регистр номера блока обработки подпрограмм (регистр блокировки) и дешифраторы, вход первого дешифратора соединен

3 с первым информационным выходом регистра микрокоманд, второй информационный выход которого соединен с информационным входом второго дешифратора и с информационными. входами блоков обработки подпрограмм (блоков микропрограммного управления),управляющие входы которых соединены с соответствующими выходами второго дешифратора, управляющий вход которого соединен с соответствуюшим выходом первого дешифратора, выходы которого являются выходами микроопераций устройства, третий информационный выход регистра микрокоманд соединен с вторым входом первого блока элементов И, с единичным входоя триггера управления и с информационным входом регистра номера блока обработ20 ки подпрограмм, информационный выход которого соединен с первым входом второго блока элементов И, выход которого соединен с нулевым входом триггера управления, нулевой выход

25 которого соединен с вторым управляющим входом модификатора адреса, входы признаков управления устройства подключены к входам условий блоков обработки подпрограмм, вход регистра команд является входом начального адреса устройства, а выход регистра команд соединен с первым информа10

Э 1133 ционным входом модификатора адреса, информационный выход .которого через регистр адреса микрокомандссоединен с адресным входом блока памяти,первый информационный выход которого соединен с вторым информационным входом модификатора адреса, первый управляющий вход которого соединен с выходом первого блока элементов

И, первый вход которого является входом признаков перехода устройства, а второй информационный выход блока памяти соединен с информационным входом регистра микрокоманд, входы признаков упРавления устройст- f5 ва подключены к входам условий блоков обработки подпрограмм, первые управляющие выходы которых подключены к второму входу второго блока элементов И, а вторые управляющие выходы блоков обработки подпрограмм являются выходами команд управления устройствами.

В этом устройстве имеются два уровня управления. На первом уровне хранятся основные ("ведущие ) микропрограммы, которые определяют по- рядок включения и выполнения микропрограмм управления параллельными каналами, которые хранятся на втором (нижнем} уровне системы (3) .

Недостатком известного устройства является, во-первых, неоптимальность формата ьжкракоманд постоянного запоминающего устройства микрокоманд первого уровня.

Разрядность микрокоманд первого уровня (ИК() равна п1 =ш +т +m +N+m +log N+1 (

<о части", m,тп — разрядность адресной части

У <2 и поля логических условий;

N — число блоков микропрограммного управления;

45 (ю

m =log N(— разрядность начального

th(a 2 адреса микропрограммы нижнего уровня (И вЂ” суммарное (a) число микрокоманд блоков микропрограммного управления

50 второго уровня}.

1 вЂ, метка блокировки "ведущей" программы первого уровня.

Поскольку из суммарного количест- 55

< ва И микрокоманд постоянного запомиЕ нающего устройства микрокоманд перво(<) го уровня И < имеются свободные поля, 594 4 это приводит к избыточности постоянного запоминающего устройства микро,команд, оцениваемой по формуле.M = ", (N+ -,„, .," ), (<) (<)

Во"вторых, недостатком устройства является избыточность постоянного запоминающего устройства блоков микпропрограммного управления второго уровня.. .Суммарный объем ПЗУ второго уровня можно оценить выражением

M â€,с - <<.- (mo +ш + ш ) 7:. M (2)

2 << go< 2 а

rpe m — разрядность операционной

2о части; ш,m — - разрядность адресной части (И и поля логических условий;

2а <<1

М; — количество микрокоманд в

i-м блоке микропрограммного управления;

N — количество блоков микропрограммного управления.

Поскольку микропрограммы, хранимые в блоках памяти второго уровня, многократно повторяются в различных блоках обработки подпрограммы, это приводит к избыточности, оцениваемой по формуле

2 2 (2) л, 2а 2о ,!! где К вЂ” число микропрограмм второго уровня;

6 — число повторений j-ой микро1 программы;

g с И вЂ” 1.

Кроме того, недостатком устройства является большая разрядность адресной части микрокоманд блоков микропрограммного управления второго уровня из-за многократного повторения микропрограмм.

Адресная часть микрокоманд определяется выражением (2)

m2,= 1од М „

Таким образом, суммарная избыточность блоков памяти первого и второго уровней g M = g M(+ bV(сущест(<1 венно снижает экономичность мультимикропрограммной управляющей системы.

Недостатком устройства является также узкая область применения, которая обусловлена невозможностью параллельного запуска блоков микропрограммного управления и неодновременной

1133594 блокировкой "ведущей" микропрограммы, что приводит к непроизводительным затратам времени.

Целью изобретения является повышение экономичности и расширение области применения системы путем обеспечения возможности одновременного запуска и ожидания нескольких параллельных микропрограмм.

Поставленная цель достигается тем, что в мультимикропрограммную управляющую систему, содержащую постоянное запоминающее устройство микрокоманд, N блоков микропрограммного

15 управления, блок формирования адреса микрокоманд, блок синхронизации, первый регистр адреса, регистр микрокоманд, регистр блокировки, мультиплексор, группу дешифраторов, первый информационный вход блока формиро20 вания адреса является входом кода операции системы, выход блока формирования адреса соединен с информационным входом первого регистра адреса, 25 информационный выход которого соединен с адресным входом постоянного запоминающего устройства микрокоманд, информационный выход которого соединен с информационным входом регистра микрокоманд, выходы разрядов первой группы которого соединены с вторым информационным входом блока формирования адреса, выход разрядов второй группы регистра микрокоманд соединен с управляющим входом мультиплексора, З5 информационный вход которого является входом логических условий верхнего уровня системы, выход мультиплексора соединен с первым управляющим входом блока формирования адреса, первый вход блока синхронизации является входом пуска системы, первый выход блока синхронизации соединен с управляющим входом первого регистра адреса, второй выход блока синхрониза-: 45 ции соединен с первыми управляющими входами блоков микропрограммного управления, первые информационные входы которых являются входами логических условий нижне- У

ro уровня системы, информационные выходы блоков микропрограммного управления являются выходами микроопераций нижнего уровня системы, третий выход блока синхронизации 55 соединен с управляющим входом регистра микрокоманд, выходы дешифраторов группы являются выходами микроопераций ведущей микропрограммы системы и соответственно соединены с вторым управляющим входом блока синхронизации, введены постоянное запоминающее устройство микропрограмм, второй регистр адреса, регистр управления записью микропрограмм нижнего уровня, регистр управления запуском, первая и вторая группы элементов И, группа элементов ИЛИ, элемент ИЛИ-НЕ, причем выходы разрядов третьей группы регистра микрокоманд соединены соответственно с первыми входами первой и второй групп элементов И, выходы разрядов четвертой группы регистра микрокоманд соединены с прямыми и инверсными входами соответственно элементов И первой и второй групп, выходы элементов И первой группы соединены соответственно с входами дешифраторов группы, первая группа выходов элементов И первой группы соединена с вторым управляющим входом блока формирования адреса, первая группа выходов элементов И второй группы соединены с S-входами соответствующих разрядов регистра управления записью, вторая группа выходов элементов И второй группы соединена с S-входами соответствующих разрядов регистра управления запуском, третья группа выходов элементов И второй группы соединена соответственно с первыми входами элементов ИЛИ группы, четвертая группа выходов элементов И второй группы соединена с S-входами соответствующих разрядов регистра блокировки, прямые выходы разрядов которого соединены соответственно с входами элемента ИЛИ-НЕ выход которого соеР динен с третьим управляющим вха,Цом блока синхронизации, четвертый выход которого соединен с управляющим входом второго регистра адреса, пятый выход блока синхронизации соединен с входами установки в " 1" .первой и второй группы разрядов реги-. стра микрокоманд, прямой выход i-го (i = 1,N) разряда регистра управления записью соединен с вторым управляющим входом i-ro блока микропрограммного управления, прямой выход i-го разряда регистра управления запуском соединен с третьим управляющим входом i-ro блока микропрограммного управления, выходы элементов KQH груп- . пы соединены с информационным входом

7 113359 второго регистра адреса, информационный выход которого соединен с адресным входом постоянного запоминающего устройства микропрограмм, выходы разрядов первой группы которого соот- 5 ветственно соединены с вторыми вхо-. дами элементов ИЛИ группы, выходы разрядов второй группы постоянного запоминающего устройства микропрограмм соединены с вторыми информа- 10 ционными выходами соответствующих блоков микропрограммного управления, управляющие выходы которых соединены с R-входами соответствующих разрядов регистра управления запуском и регистра блокировки, выходы разрядов третьей группы постоянного запоминающего устройства микропрограмм соответственно соединены с R-входами разрядов регистра управления записью 20 и четвертыми управляющими входами соответствующих блоков микропрограммного управления.

Блок синхронизации содержит триггер, генератор тактовых импульсов, 25 первый, второй и третий элементы И, причем S-вход и R-вход триггера являются соответственно первым и вторым входами блока синхронизации, первый вход первого элемента И объе- g0 динен с первым инверсным входом второго элемента И и первым входом третьего элемента И и является третьим входом блока, прямой выход триггера соединен с входом запуска генератора тактовых импульсов, первый выход которого соединен с вторыми входами первого и второго элементов

И, выход первого элемента И является первым выходом блока, второй выход 40 генератора тактовых импульсов является вторым выходом блока и подключен к второму входу третьего элемента И, выход которого является третьим выходом блока, первый выход генера- 4> тора тактовых импульсов и выход второго элемента И являются соответственно четвертым и пятым выходами блока.

Причем i-й (i = i N, где И вЂ” чис- 0 ло параллельных каналов) блок микропрограммного управления. содержит регистр адреса, узел памяти микроко" манд, счетчик адреса, мультиплексор, коммутатор, элемент задержки, эле- 55 мент ИЛИ, первый и второй элементы

И, причем информационный вход мультиплексора и информационный вход узла. памяти микрокоманд являются соответственно первым и вторым информационными входами блока, выходы разрядов первой группы узла памяти микрокоманд соответственно соединены с входами разрядов первой группы регистра адреса, выход i-го разряда узла памяти микрокоманд соединен с первым входом элемента ИДИ, выход которого соединен с входом i-го разряда регистра адреса, информационный выход которого соединен с первым входом коммутатора, выход которого соединен с информационным входом узла памяти микрокоманд, выходы разрядов второй группы соединены соответственно с разрядами управляющего входа мультиплексора, вход элемента задержки является первым управляющим входом блока и объеинен с первыми входами первого и второго элементов И, вход коммутатора объединен с вторым выходом первого элемента И и является вторым управляющим входом блока, выход первого элемента И соединен с входом записи узла памяти микрокоманд и со счетным входом счетчика адреса, информационный выход которого соединен с вторым входом коммутатора, второй

-управляющий вход коммутатора объединен с вторым входом второго элемента

И и является третьим управляющим входом блока, выход второго элемента

И соединен с входом считывания узла памяти микрокоманд, R-вход счетчика адреса является четвертым управляющим входом блока, выход элемента задержки соединен с управляющим входом регистра адреса, выход разрядов третьей группы узла памяти микрокоманд является выходом микроопераций блока, управляющий выход узла памяти микрокоманд является управляющим выходом блока.

На фиг. 1 представлена функциональная схема системы; на фиг. 2— функциональная схема i-го блока иикпропрограммного управления; на фиг. 3 — функциональная схема блока формирования адреса; на фиг. 4 — функциональная схема блока синхронизации; на фиг. 5 - форматы микрокоманд, используемых мультимикропрограммной управляющей системой.

Устройство содержит постоянное запоминающее устройство микрокоманд (ПЗУ ИК ) 1, постоянное запоминаю1133594

9 щее устройство микропрограмм (ПЗУ

MII) 2, блоки 3. 1-3N микропрограммного управления (МПУ), блок 4 формирования адреса микрокоманд, блок 5 синхронизации, регистр 6 адреса, 5 регистр 7 жкрокоманд с полями : 8 адреса следующей иикрокоманды, 9 логических условий, 10 микроопераций, 11 признака микрокоманды, регистр 12 адреса, регистр 13 управления записью 10

:(мнкропрограмм нижнего уровня), регистр 14 управления запуском, регистр

15 блокировки, мультиплексор 16,группа 17 дешифраторов, группа 18 элементов И, группа 19 элементов И, группа 20 элементов ИЛИ, элемент ИЛИ

21, вход 22 кода операции, выход 23 пуска, вход 24 логических условий верхнего уровня, входы 25.1-25.N логических условий нижнего уровня, щ въиоды 26 микрооперацнй "ведущей" микропрограммы, выход 26 ° 1 конца работы, выходы 27.1-27.N микроопераций нижнего уровня, выходы: 28 адреса, 29 записи микропрограмм нижнего 5 уровня, 30 конца микропрограммы ПЗУ

МП, выходы 31.1-31 И конца работы микропрограмм нижнего уровня, четвертый, пятый, первый выходы 32.132.3 (выходы синхросигналов ), второй и третий выходы 33.1 и 33,2 соответственно (выходы синхросигналов c<), выходы 34.1-34.N управления записью микропрограммы нижнего уровня, выходы 35.1-35.N управления

35 запуском микропрограмм нижнего уровня, выходы 36. 1-36.N блокировки работы ведущей микропрограммы, шина

37 микроопераций, шина 37.1 конца команды, шина 38 управления нижними 4 уровнями, шины 39 ° 1-39.й управления записью, шины 40.1-40.N управления запуском, шина 4 1 начального адреса, шины 42.1-42.0 управления блокировкои.

Блок 3 (фиг. 2) микропрограммного управления (МПУ) содержит узел 43 памяти микрокоманд (ОЗУ МК) регистр

44 адреса, счетчик 45 адреса, мультиплексор 46, коммутатор 47, элемент 5О

48 задержки, элемент ИЛИ 49, элементыИ 50 и 51.

Блок 4 (фиг. 3) формирования адреса микрокоманды ссдержит коммутатор

52, элемент ИЛИ 53. 55

Блок 5 (фиг. 4) синхронизации содержит генератор 54 тактовых импульсов, триггер 55, элементы И 56-58.

На фиг. 5 представлены форматы микр окоманд мул ьтимикр опр ограммной управляющей системы. Форматами А и В задаются микрокоманды ведущей микропрограммы. Идентификация форматов осуществляется по последнему разряду микрокоманды: в формате А последний разряд равен единице, в формате В— нулю. Микрокоманды с форматом А содержат адресное поле А „,поле логических условий ЛУ, поле начального адреса микропрограммы нижнего уровня А1 поле микроопераций МО, признак формата. Кроме того, поле микроопераций в микрокомандах с форматом В содержит метки записи М „микропрограмм из

ПЗУ МП 2 в блоки 3. i МПУ (фиг. 1), метки запуска М „микропрограмм нижнего уровня, метки блокировки М „ведущей микропрограммы по количеству управляемых однотипных объектов.

Формат С задает микрокоманды (фиг. 1) ПЗУ МП 2 и содержит адресное поле А „, поле МК,микрокоманд, переписываемых из ПЗУ ИП в блоки

3.1-3.И МПУ, а также метку конца

М,оимикр опр огр аммъ1.

Формат D представляет микрокоманды блоков 3.1-3.N МПУ и содержит адресное поле А „, поле логических условий ЛУ, поле микроопераций МО, метку конца М микропрограммы нижt.ou него уровня.

Мультимикропрограммная управляющая система (фиг. 1) имеет три уровня управления. Первый (верхний) уровень пред назначен для реализации

"ведущей" микропрограммы. К средствам верхнего уровня относится ПЗУ

МК 1 блок 4 формирования адреса микрокоманд, первый регистр 6 адреса, регистр 7 микрокоманд, первый регистр 6 адреса, регистр ? микрокоманд, мультиплексор 16, группа 17 дешифраторов.

ПЗУ МК предназначено для хранения микрокоманд "ведущей" микропрограммы. Блок 4 формирования адреса микрокоманд предназначен для формирования исполнительного адреса очередной микрокоманды. На вход 22 блока поступает код операций, который задает начальный адрес ведущей микропрограммы. Код операций, а также адрес следующей микрокоманды проходит через коммутатор 52 при единичном и нулевом значении сигнала на шине 37.1 конца команды соответстil 1133 венно. Элемент ИЛИ 53 предназначен для модификации разряда адреса следующей микрокоманды в соответствии со значением проверяемого логического условия. Регистр 6 адреса предназначен для записи сформированного адреса по заднему фронту синхросигр O нала а . Регистр 7 микрокоманд предназначен для записи считанной из

ПЗУ МК микрокоманды. Мультиплексор 10

16 предназначен для реализации„следующей логической функции g = v х,9; где х — значение i-го логического ( условия на входе 24 системы, К если в соответ9 ствующем разряде поля 9 регистра 7 . аписана "1";

К если в соответст9 вующем разряде поля

9 регистра 7 записан "0", pl

=6K

) I где К=

1 ш — разрядность кода логических условий, поступающих на вход

24 системы;

25 — разрядность поля логических условий регистра 7, причем

Л 9

Группа 17 дешифраторов предназначена для формирования управаяющих 0 сигналов в соответствии с кодами микроопераций, Число дешифраторов в группе 1? равно числу полей несовместимых микроопераций. Входы каждого дешифратора подключены к выходам соответствующего поля несовместимых микроопераций.

Второй уровень предназначен для бесповторного хранения всех микропрограмм управления параллельными 40 каналами, которые реализуются на нижнем третьем уровне, а также для формирования адреса микрокоманды при считывании микропрограмм в блоки

3.1-3.N МПУ (фиг.2). К средствам 45 второго уровня относятся: группы элементов ИЛИ 20, регистр 12 адреса и ПЗУ МП 2.

Третий нижний уровень предназна- 50 чен для реализации микропрограмм параллельного управления однотипными объектами (налример, операционными блоками). К средствам нижнего уровня относятся блоки 3. l ÇN микро- 55 программного управления МПУ (фиг. 2).

Блоки МПУ могут работать в двух режимах: в режиме записи микропрограм594 12 мы из ПЗУ МП 2 и в режиме реализации . параллельных микропрограмм.

В режиме записи управляющими сигналами для блока МПУ являются; синхросигнал с ; на входе 33.1, сигнал записи на входе 34.1, поступающие на управляющие входы коммутатор® 47 и элемента 50.

Счетчик 45 служит для задания адресов, по которым записываются микрокоманды. В исходном состоянии счетчик 45 находится в нулевом состоянии. С приходом синхросигнала л о2 и сигнала записи единичный сигнал с выхода элемента И 50 поступает на вход счетчика 45 и на вход считывания ОЗУ МК 43. Запись первой микрокоманды в ОЗУ МК 43 осуществляется по нулевому адресу. С выхода счетчика 45 с приходом единичного управляющего сигнала через коммутатор 47 на вход ОЗУ МК 43 поступают адреса, по которым записываются микрокоманды., поступающие в блок З.i на вход

29. По мере поступления и записи микрокоманд происходит увеличение содержимого. счетчика 45, После прихода на вход 30 метки конца происходит обнуление счетчика 45 и прекращается подача импульсов записи на

ОЗУ МК 43.

В..режиме реализации микропрограмм блок МПУ работает аналогично средствам первого уровня при реализации

"ведущей" микропрограммы. Сигналом перевода в данный режим работы является единичный сигнал запуска, который поступает на вход 35.i. После прихода этого сигнала иэ ОЗУ МК 43 считывается первая микрокоманда формата Э (фиг. 5) по нулевому адресу, записанному в регистре 44.

После прихода задержанного на время считывания информации из узла 43 синхросигнала а< в регистр 44 записывается адрес следующей микрокоманды и т.д.

Сигналы микроопераций по мере считывания их из ОЗУ МК 43 поступают на выход 27.i. Модификация адреса с помощью мультиплексора 46 и элемента ИЛИ 49 осуществляется так же, как при формировании адреса микрокоманд "ведущей" микропрограммы.

Средства управления и синхронизации предназначены для синхронизации и управления работой всех узлов и блоков мультимикропрограммной

11335

13 управляющей системы. К средствам управления и синхронизации относятся блок 5 синхронизации, регистр 13 управления записью микропрограмм нижнего уровня, регистр 14 управления запуском, регистр 15 блокировки, элемент ИЛИ-НЕ 21.

Блок 5 синхронизации предназначен для синхронизации работы всех узлов и блоков мультимикропрограммной 1О управляющей системы. Триггер 55 служит для управления работой блока 5 синхронизации. В исходном состоянии системы триггер 55 находится в нулевом состоянии, Нулевой сигнал с его единичного выхода поступает на вход управления генератора 54. Генератор

54 формирует на своих выходах две последовательности сдвинутых друг относительно друга импульсов !,„ и !, 2О и ° и только при наличии единичного сигна- .ла на его управляющем входе. Элемент И 56 служит для формирования синхросигналов !! после поступления

Р единичного управляющего сигнала с элемента ИЛИ-НЕ 21. Элемент И 57 служит для формирования синхросигналов ь» после поступления нулевого управляющего сигнала с элемента

ИЛИ-НЕ 21. Элемент И 58 служит для

r формирования синхросигналов с«после поступления единичного управляющего сигнала с элемента ИЛИ-НЕ 21 мультимикропрограммной управляющей системы.

После поступления сигнала "Пуск"

35 на вход 23 блока синхронизации триггер 55 устанавливается в.единичное состояние. Единичным сигналом на своем выходе триггер 55 запускает генератор 54, который начинает фор- 4О мирование последовательностей синп n хросигналов !» и Gg . Формирование синхросигналов продолжается до тех пор, пока íà R-вход триггера 55 не поступает управляющий сигнал "Конец работы". Триггер 55 возвращается в исходное состояние и снижает управ/ . ляющий сигнал с входа генератора

54. В результате генератор 54 прекращает выдачу.синхропоследовательл. ностеи ь» и

Данная мультимикропрограммная управляющая система функционирует в следующих режимах: в режиме "ведущей" микропрограммы; в режиме "ведущей" микропрограммы и одновременной записи микропро=

94 14 грамм ПЗУ ИП в блоки ИПУ; в режиме выполнения микропрограмм нижнего уровня н блокировки "ведущей микропрограммы; в режиме выполнения "ведущей" микропрограммы и микропрограмм нижнего ур овня.

Режим "ведущей" микропрограммы.В исходном состоянии все триггеры находятся в нулевом состоянии, кроме двух триггеров регистра 7 микрокоманд. В соответствующем разряде поля

10 микроопераций, а также в поле 11 признака формата микрокоманды записана "1". Эти единичные сигналы формируют управляющий сигнал на выходе

37.1. В блоке ПЗУ МК 1. записаны микрокоманды "ведущей" микропрограммы. В блоке ПЗУ ИП 2 записаны микропрограммы нижнего уровня. В ОЗУ MK

43 блоков З.i записана нулевая информация. Объем памяти ОЗУ MK 43 рассчитан на микропрограмму максимальной длины, хранящуюся в ПЗУИП 2.

С подачей сигнала "Пуск" на вход

23 блока синхронизации триггер 55 (фиг. 3) устанавливается в единичное состояние и включает генератор 54, формирующий последовательность ".àêu и товых импульсов G» и 2. Код операций, задающий начальный адрес "ведущей" микропрограммы, поступает на вход 22 блока 4 формирования адреса.

С выхода 37.1 единичный сигнал разрешает прохождение на выход блока 4 начального адреса микропрограммы.

По первому тактовому импульсу », поступающему с выхода 32 ° 2 на вход первого регистра 6 адреса, происходит запись в регистр 6 начального адреса микропрограммы. !

По первому тактовому импульсу f g л происходит запись в регистр 7 первой микрокоманды ведущей" микропрограммы из ПЗУ ИК 1. Формат считанной микрокоманды в ПЗУ ИК 1 показан на фиг ° 5. В рассматриваемом. режиме функционирования систем в регистр 7 микрокоманд записываются микрокоманды формата А, отличительным признаком которого является наличие "1" в поле 11 регистра 7. В поле 8 регистра 7 находится адрес сйедую