Устройство для программирования микросхем постоянной памяти

Устройство для программирования микросхем постоянной памяти

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ДЛЯ ПРОГРАММИ- РОВАНИЯ МИКРОСХЕМ ПОСТОЯННОЙ ПАМЯТИ , содержащее первый, второй и третий формирователи импульсов, входы первых групп которых соединены с информационными шинами, входы вторых групп соединены с управляющими шинами, выходы первого, второго и третьего формирователей импульсов соединены соответственно с входами первого, второго и третьего усилителей мощности, выходы первого и второго усилителей мощности являются соответственно первым и вторым управляющими выходами устройства, выход третьего усилителя мощности соединен с входом питания блока ключей, выходы которого соединены с входами первой группы блока контроля и являются числовыми выходами устройства, входы второй группы блока контроля соединены с выходат ми первого регистра и входами первой группы блока ключей, входы третьей группы блока контроля соединены с источником опорных напряжений , информационные входы первого, второго и третьего регистров соединены с информационными шинами, а 5шравляющие входы - с управляющими шинами, выходы второго регистра соединены с входами второй группы блока ключей, выходы третьего регистра являются адресными выходами устройства, отличающееся тем, что, с целью расширения области применения устройства за счет увеличения класса программируемых микросхем, оно содержит первый, второй и третий формирователи фронтов импульсов, четвертый и пятый регистры , блок сравнения, блок синхронизации , усилитель-передатчик, усили (Л тель-приемник и цифро-аналогов преобразователь, информационные вхо ды четвертого и пятого регистров и § выходы усилителя-приемника соединены с информационньо4И шинами, выходы четвертого регистра соединены с информационньши и управляющими входами формирователей фронтов импульсо сов, выходы которых соединены с вхо4i )k дами соответствующих усилителей мощ;о а ности, выходы третьего формирователя импульсов соединены с входами 4 третьей группы блока ключей, управляющие входы четвертого и пятого регистров и выходы блока синхронизации соединены с управляющими шинами , выходы пятого регистра соединены с входами цифро-аналогового пре образователя, выход которого соединен с п рвым входом блока сравнения, BToposi. третий и четвертый входы которого соединены с выходами соответствующих усилителей мощности, выходы блока сравнения и выходы блока

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (1Ю (И) 4(51) G 11 С 7/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ CCOP

nO Pent ИЗОБРЕТЕНИЙ V ОЪ ИЙ

1 (21) 3448412/24-24 (22) 26. 05. 82 (46) 15.01.85. Бюл. № 2 (72) А.Н.Цурпал, М.З.Иванов, Г.А.Бородин и П.Д.Мельников (71) Московский ордена Ленина и ордена Октябрьской Революции энергетический институт (53) 681.327.66(088.8) (56) 1. Патент СЯА № 4156926, кл. 364-900, опублик. 1979.

2. Авторское свидетельство СССР № 1005183, кл. G 11 С 7/00; 1981 (прототип). (54) (57) УСТРОЙСТВО ДЛЯ ПРОГРАММИРОВАНИЯ МИКРОСХЕМ ПОСТОЯННОЙ ПАМЯТИ, содержащее первый, второй и третий формирователи импульсов, входы первых групп которых соединены с информационными шинами, входы вторых групп соединены с управляющими шинами, выходы первого, второго и третьего формирователей импульсов соединены соответственно с входами первого, второго и третьего усилителей мощности, выходы первого и второго усилителей мощности являются соответственно первым и вторым управляющими выходами устройства, выход третьего усилителя мощности соединен с входом питания блока ключей, выходы которого соединены с входами первой группы блока контроля и являются числовыми выходами устройства, входы второй группы блока контроля соединены с выходами первого регистра и входами первой группы блока ключей, входы третьей группы блока контроля соеди; иены с источником опорных напряжений, информационные входы первого, второго и третьего регистров соединены с информационными шинами, а управляющие входы — с управляющими шинами, выходы второго регистра соединены с входами второй группы блока ключей, выходы третьего регистра являются адресными выходами устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения облас" ти применения устройства за счет увеличения класса программируемых микросхем, оно содержит первый, второй и третий формирователи фронтов импульсов, четвертый и пятый регист ры, блок сравнения, блок синхрони- I зации, усилитель-передатчик, усилитель-приемник и цифро-аналоговый преобразователь, информационные вхо ды четвертого и пятого регистров и выходы усилителя-приемника соедине- Я ны с информационнычи шинами, выходы четвертого регистра соединены с информационными и управляющими входами формирователей фронтов импульсов, выходы которых соединены с входами соответствующих усилителей мощности, выходы третьего формирователя импульсов соединены с входами третьей группы блока ключей, управляющие входы четвертого и пятого регистров и выходы блока синхронизации соединены с управляющими шинами, выходы пятого регистра соединены с входами цифро-аналогового пре образователя, выход которого соединен с г "-зым входом блока сравнения, второп. третий и четвертый входы ко- торого соединены с выходами соответствующих усилителей мощности, выходы блока сравнения и выходы блока

1134964 контроля соединены с соответствующими входами усилителя-передатчика, выходы которого соединены с входами первой группы блока синхронизации и входами усилителя-приемника, управ ляющий вход усилителя-передатчика

Изобретение относится к вычислительной технике, а именно к управляемым ЭВИ устройствам программирова ния, и может быть использовано при программировании микросхем постоян ной памяти.

Известно устройство для программирования микросхем постоянной памяти, представляющее собой программирующую плату, соединяемую через бу- . ферные регистры с контроллером, содержащее блок управления, блок питания, коммутатор питания, вспомогательные схемы (1).

Данное устройство отличается простотой, но характеризуется низкой производительностью, невозможностью вырабатывать последовательности импульсов различной формы, что необходимо для повышения достоверности за- 0 писи при переходе с программирования микросхем одного типа на другие. . Наиболее близким по технической сущности и схемному решению к предлагаемому является устройство для программирования микросхем постоянной памяти, состоящее из программного устройства управления, блока сопряжения с внешними устройствами для ввода-вывода информации, про- ЗО граммирующей платы (2) .

Однако известное устройство характеризуется излишней сложностью, которая связана с наличием автономных программного устройства управления и блока сопряжения. В большинств:. случаев эти блоки могут быть заменены на серийно выпускаемые мини- и микро-ЭВМ, например серии . Электроника", имеющие периферийное 10 оборудование и надлежащее математическое обеспечение. В подобных случаях удобно иметь лишь оконечное устройство для программирования соединен с управляющим выходом блока синхронизации, входы-выходы первой, второй и третьей групп которого являются управляющими входами-выходами первой, второй и третьей групп устройства соответственно. микросхем — программирующую плату, содержащую необходимые аппаратные средства для формирования импульсов программирования. Однако в известном устройстве программирующая плата не только конструктивно, но и функционально не может быть выделена так, чтобы ее легко можно было бы подключить к ЭВИ. Кроме .того, отсутствие в ием возможностей изменения длительности фронтов программирующих импульсов, которые различны для различных типов программируемых микросхем, значительно снижает область применения такого устройства.

Цель изобретения — расширение области применения устройства за счет увеличения класса программируемых микросхем.

Поставленная цель достигается тем, что устройство для программирования микросхем постоянной памяти, содержа-. щее первый, второй и третий формирователи импульсов, входы, первых групп которых соединены с информационными шинами, входы вторых групп соединены с управляющими шинами, выходы первого, второго и третьего формирователей импульсов соединены соответственно с входами первого, второго и третьего усилителей мощности, выходы первого и второго усилителей мощности являются соответственно первым и вторым управляющими выходами устройства, выход третьего усилителя мощности соединен с входом питания блока ключей, выходы которого соединены с входами первой группы блока контроля и являются числовыми выходами устройства, входы второй группы блока контроля соединены с выходами первого регистра и входами первой группы блока ключей, входы третьей группы блока контроля соединены е ис точником опорных напряжений информационные входы первого, второго и третьего регистров соединены с ин- формационными шинами, а управляющие входы †. с управляющими шинами, выходы второго регистра соединены с входами второй группы блока ключей; выходы третьего регистра являются .адресными выходами устройства, содержит первый, второй и третий фор- 10 мирователи фронтов импульсов, четвертый и пятый регистры, блок сравнения, блок синхронизации, усилительпередатчик, усилитель-приемник и цифро-аналоговый преобразователь, инфор- 15 мационные входы четвертого и пятого регистров и выходы усилителя-приемника соединены с информационными шинами, выходы четвертого регистра соединены с информационными и управ- 2р ляющими входами формирователей фронтов импульсов, выходы которых соединены с входами соответствующмх усилителей мощности, выходы третьего формирователя импульсов соединены 25 с входами третьей группы блока ключей, управляющие входы четвертого и пятого регистров и выходы блока синхронизации соединены с управляющими шинами, выходы пятого регистра соединены с входами цифро-аналогового преобразователя, выход которого соединен с первым входом блока сравнения, второй, третий и четвертый входы которого соединены с выходами

35 соответствующих усилителей мощности, выходы блока сравнения и выходы блока контроля соединены с соответствующими входами усилителя-передатчика, выходы которого соединены с входами первой группы блока синхронизации и входами усилителя-приемника, управляющий вход усилителя-передатчика соединен с управляющим выходом блока синхронизации, входы- 45 выходы первой, второй и третьей групп которого являются управляющими входами-выходами первой, второй и третьей групп устройства соответственно. /

На фиг.1 представлена блок-схема предлагаемого устройства," на фиг.2функциональная схема блока синхронизации при подключении устройства к . у мини-ЭВМ СМ 4, на фиг.3 — функциональная схема блока синхронизации, которая может быть использована при

1134964 4 подключении к микро-3BN "Электроника-60".

Устройство (фиг.1) содержит первый 1, второй 2 и третий 3 формирователи импульсов, информационные шины 4, управляющие шины 5, первый 6, второй 7 и третий 8 усилители мощности, первый 9 и второй 10 управляющие выходы устройства, блок 11 ключей, блок 12 контроля, числовые выходы 13 устройства, первый регистр

14, источник 15 опорных напряжений, второй 16 и третий 17 регистры, адресные выходы 18 устройства, первый

19, второй 20 и третий 21 формирова, тели фронтов импульсов,,четвертый 22 и пятый 23 регистры, блок 24 сравнения, усилитель-приемник 25 и передатчик 26, цифро-аналоговый преобразователь 27, блок 28 синхронизации, преобразователь 29 напряжения,, вывод

30 питания устройства, управляющие, входы-выходы первой 31, второй 32 и третьей 33 групп устройства, разъем

34 для установки программируемых микросхем, буферный регистр 35, промежуточный регистр 36, цифро-аналоговый преобразователь 37, блок 38 ключей, блок 39 конденсаторов, блок

40 коммутаторов.

Блок 28 (фиг.2) содержит дешифратор 41, инверторы 42, 43 и 44,блок

45 элементов И, элемент И 46, элемент 47 задержки и усилитель 48.

Шины 31, 32 и 33 подключаются к шинам данник, адреса и управления ЭВМ соответственно.

Блок работает следующим образом.

В режиме записи по шине 33 управления поступают сигналы УО=О и У1=1 и запрещают работу элемента И 46 и разрешают работу элементов И блока

45. Адрес соответствующего регистра устройства поступает по шине 32 и с помощью дешифратора 41 преобразуется в унитарный код, который поступает на блок И 45 элементов. После поступления сигнал СхЗ обеспечивается выдача соответствующего управляющего сигнала в шину 5 управления.

Этот же сигнал после прохождения через элемент 47 задержки н винный формирователь 48 поступает на вход готовно;.:и ЭВМ СхИ. Данные цо шине

3i по..упают через усилитель-приемник 25 -на входы регистров и записываются в тот регистр, который стро. бируется сигналом с шины 5.

1134964

В режиме считывания по шине управления поступают сигналы УО=У1=0, которые закрывают блок 45 элементов И и разрешают работу элемента

И 46, Сигнал с этого элемента откры- S вает усилитель-передатчик 26, и информация поступает по шине 31 в ЭВМ.

Функциональная схема блока синхронизации (фиг.3) может быть использована при подключении к микро-ЭВМ

"Электроника-60". Блок 28 содержит схему 49 выбора внешнего устройства, элемент И 50, триггер 51, ре1-истр 52 дешифратор 53, элементы И 54, 55, 56 и 57, дешифратор 58, элемент

ИЛИ 59, элеменч И 60, элемент 61 задержки, усилитель 62.

Микро-ЭВМ имеет совмещенную мультиплексную шину адреса и данных 31 и шины 33 управления. По шине 33 управления поступают сигналы ВУН, СИАН, СИПН, БАЙТ, ВВОД Н, ВЫВОД Н, СБРОС Н, которые позволяют организовать направление передачи и синхронизацию пересылок в системе.

Блок работает следующим образом.

Операция обмена с устройством программирования начинается с выдачи адреса но шине 31 и сигнала ВУН.

Старшие разряды кода адреса постуЗО пают на схему 49, где фиксируются и через элемент И 50 записываются фронтом сигнала СИАН, Одновременно младшие разряды адреса фиксируются тем же сигналом в регистре 52. Таким образом, в триггере 51 фиксируется признак обращения к устройству программирования, а в регистре 52 адрес регистра, к которому происходит обращение. Младшие разряды адреса поступают на дешифраторы 53 и 58, управление которыми осуществляется с помощью элементов И 54

57. Это позволяет обеспечить побайтный или послойный обмен данными в зависимости от сигнала БАЙТ и младшего разряда адреса. Разрешение работы элементов И 56 и 57, а следовательно и дешифраторов 53 и 58 осуществляется сигналом, поступающим с " риггера 51. Выходы дешифратора образуют шину 5 управления устройства програ.мирования и сигнал считывания, идущий к блоку 26. Организация асинхронного обь1ена между микро- 5

ЭВМ и устройством программирования осуществляется сигналами ВЫВОД Н, ВВОД Н, и СИПН посредством элементов ИЛИ 59, И 60, элемента 61 задержки и усилителя 62, как и при использовании ЭВМ СМ-4. Установка в исходное состояние блока сопряжения осуществляется сигналом СБРОС Н, путем обнуления триггера 51.

Устройство работает следующим образом.

Подготовительный режим.

В этом режиме выбранную миниили микро-ЭВМ через разъемные соединения соединяют с устройством программирования микросхем. При этом информационные, адресные и управляющие шины выбранной мини- или микроЭВМ соединяют соответственно с управляющими входами первой 31, второй

32, третьей 33 групп устройства про граммирования. На вход 30 питания подают необходимое напряжение питания. После того как устройство программирования состыковано с ЭВМ и поданы питающие напряжения можно переходить к следующему режиму.

Режим настройки.

В этом режиме осуществляется калибровка амплитуд программирующих импульсов, вырабатываемых формирователями 1, 2 и 3 импульсов, и устанавливаются фронты программирующих . импульсов в соответствии с требова- . ниями технических условий на программируемый тип микросхемы. Калибровка амплитуд программирующих импульсов осуществляется следующим образом.

В схему введен прецизионный цифроаналоговый преобразователь (ЦАП) 27 (например, 572 ПА 1) и блок 24 сравнения. Поскольку для каждого типа программируемых микросхем известны требуемые параметры импульсов, то в регистр 23 записывается двоичный код, соответствующий величине требуемого напряжения на выходе. На выходе ЦАП 27 устанавливается с заданной точностью требуемое напряжение.

Затем последовательно подают возрастающие или убывающие коды в буферный 35 и далее в промежуточный 36 регистры формирователей 1, 2 и 3 импульсов. Эти коды поступают на

/ соответствующий ЦАП формирователей импульсов. На его выходе будет изменяться напряжение. Выходные напряжения с соответствующих ЦАП через усилители б (7,8) мощности поступают на входы блока 24 сравнения, который определяет момент сравнения напряже1134964

Основной режим.

Работа в этом режиме состоит из следующих этапов, которые начинаются после занесения в ручном или авто матическом режиме с внешних устройств информации, подлежащей программированию в память ЭВМ.

1. Контроль содержимого микросхемы. Микросхема, подлежащая программированию, устанавливается в разъем 34 и запускается программа контроля, которая определяет запрограммирована микросхема или нет (если частично запрограммирована, то какие адреса свободны, если есть дефектные биты, то каково их расположение) . Если имеют ся дефектные б иты, то осуществляется поиск массива записываемой информации из памяти ЭВМ, который содержит в данных позициях совпадающую информацию. Если из ограниченного набора подобный массив не находится, то в зависимости от заложенного алгоритма будет введен новый массив либо программируемая,микросхе35

40 ний с выхода формирователя импульсов с точным значением, поступающим с

IlAH 27. Код, соответствующий требуемому напряжению на выходе формирователя 6 (7, 8) импульсов, записывается в память поправок, которая выделяется в.памяти ЭВМ. Таким образом, для всех требуемых значений выходного напряжения (в тех случаях, когда оно ступенчатое) и для всех трех каналов последовательно определяют коды, которые в процессе работы поступают в регистры 35 формирователей

1, 2 и 3 импульсов. Такая организа- ция позволяет упростить ЦАП 37 форми- 15 рователей импульсов, добиться его высокого быстродействия и практически исключить.его настройку в процессе изготовления.

Установка необходимых длительностей фронтов программирующих импульсов заключается в занесении в регистр

22 кода, который определяет- длчтельность фронта программирующих импульсов для выбранного типа микросхемы.

Код с регистра 22 обеспечивает подключение нужных емкостных блоков 39 через коммутаторы 40 и ключи 38 по .входам усилителей 6 (7,8) мощности что приводит к увеличению длитель- 30 ности фронтов сигналов, снимаемых с усилителей 6, 7 и 8. ма признается негодной и должна быть заменена.

Контроль содержимого микросхемы осуществляется следующим образом.

По кодам, поступающим на управляющие входы 31, 32 и 33 устройства от

ЭВМ, на выходах формирователей импуль сов устанавливаются напряжения, соответствующие режиму считывания информации из микросхеяы. В регистр 14 заносится код, соответствующий исходному содержимому микросхемы, в регистр 16 — код, соответствующий режиму считывания информации и типу выхода программируемой микросхемы (открытый коллектор или три состояния). По кодам, поступающим с регистров 14 и 16, блок 11 ключей переводится в режим считывания и подключает через соответствующие ключи необ,ходимые нагрузочные резисторы к выходам микросхем. В регистр 17 адреса последовательно заносятся коды адресов считываемых слов. Сигналы, .считываемые из микросхемы, поступают на входы первой группы блока 12 контроля, где происходит сравнение уровней считываемых сигналов с опорными, поступающими от источника 15 опорных напряжений. Величина опорного напряжения низкая (соответствующая стандартному значению уровня

Лог. "0") или высокая (соответствующая стандартному значению уровня

Лог. "1") задается соответствующими разрядами регистра 14, которые поступают на входы второй группы блока 12 контроля. В блоке 12 происходит сравнение уровней считанных сигналов с опорными. На выходе блока 12 появляется код, ошибочные разряды которого принимают инверсное значение по отношению к коду, записываемому в регистр 14. Проверенные коды считываемых чисел через усилитель 26 поступают в ЭВМ, где осуществляется их дальнейшая обработка в соответствии с описанным алгоритмом. После контроля микросхемы начинается процесс программирования

2. Программирование микросхем.

В соответствии с выбранным типом микросхемы должна быть сформирована соответ :вующая последовательность импуль=ов программирования. При этом длительности программирующих импульсов, их скважность и количество задается программным способом в управ1134964 ляющей ЭВМ. Работа устройства в этом режиме осуществляется следующим образом. Из ЭВМ в регистр 16 заносится код, соответствующий режиму записи, по которому блок 11 ключей переводит- 5 ся в режим записи информации. В регистр 17 заносится код адреса программируемого слова, а в регистр 14 код, который должен быть записан в микроскему. В буферные регистры 35 первого, второго и третьего формирователей импульсов заносятся коды, соответствующие значениям напряжений, которые необходимо подавать на соответствующие входы микросхемы. 3атем по управляющим сигналам, поступающим с 3ВМ в последовательности,. определяемой техническими условиями, на временную диаграмму программирования микросхемы„ коды с буферных регистров 35 соответствующих формирователей импульсов переписываются в промежуточные регистры 36, откуда они поступают на входы соответствукнцих

IJhH 37, на выходе которых появляется уровень напряжения, соответствующий поступившему коду . Это напряжение через соответствующие усилители 6, 7 и 8 мощности поступает на программирующие входы микросхемы и вход пи- З0 тания блока 11. В соответствии с кодом, занесенным в регистр 14, срабатывают соответствующие ключи блока ключей, через которые напряжение с выхода усилителя 8 мощности 35 поступает на программируемые

Разряды микросхемы. Фронт импульса программирования определяется кодом,. занесенным в регистр 22. При необходимости создавать определенную 40 техническими условиями форму импульсов (длительность, скважность, форму и длительность фронтов) соответственно изменяют коды в регистрах

35 и 36 соответствующих формирователей 1, 2 и 3 импульсов и в регистре

22. Адреса и разряды, не подлежащие программированию,. автоматически определяются в ЭВМ и пропускаются при программировании. 50

Необходимое количество программирующих импульсов и режимы программирования устанавливаются программным путем в ЭВМ. В случае изменения программирования, появления новых у микросхем с новым режимом программирования эа счет изменения программы в ЭВМ легко перейти на другой режим программирования. Введение ЦАП 37 в формирователи 1, 2 и 3. импульсов позволяет обеспечить практически любую требуемую форму и амплитуду импульсов программирования. Это расширяет функциональные возможности устройства и обеспечивает его универсальность.

3. Контроль программирования. После программирования каждого слова осуществляется контроль программирования ° С этой целью усилители мощности отрабатывают необходимые при считывании напряжения. В регистр 16 заносится код, соответствующий режиму считывания и типу выходов программируемой микросхемы. Коды считанных чисел поступают на блок 12 контроля, где как и в случае контроля содержимого микросхемы осуществляется контроль уровней считанных сигналов.

Код считанного числа через усилитель 26 поступает в ЭВМ, где осуществляется .его анализ. Если ошибки нет, то начинается программирование следующего слова, если есть ошибка, то в зависимости от алгоритма программирования возможен повторный режим программирования (дополнитель-ный) или принимается решение о замене микросхемы, как дефектной.

4. Функциональный контроль. После программирования всего массива чисел производится контроль функционирования на высокой частоте. Из ЭВМ в регистре 16 устанавливается код, соответствующий режиму считывания. В регистр 14 заносятся коды считываемых чисел, в регистр 17 поступают коды адресов. Усилители 6, 7 и 8 мощности выдают напряжения, соответствующие режиму считывания. Коды считанных чисел поступают в блок 12 контроля, где происходит контроль уровней считанных сигналов. С выхода блока 12 через усилитель 26 коды считанного числа поступают в ЭВМ, где может быть осуществлена их дальнейшая обработка, а именно произведено поразрядное сравнение с соответствующими эталонами, хранимьаки в памяти ЭВМ, или подсчитана контрольная сумма.

Предлагаемое устройство является по существу интерфейсной платой и может быть использовано в любой opra11!

134964

1г низации, имеющей соответствующие мини- и микро-ЭВИ. Устройство содер.жит широко распространенные и простые узлы, что значительно упрощает устройство и не предъявляет высоких требований к настройке.

1134964

Составитель В.Фокина

Техред Т.Маточка

Редактор М.Петрова

Корректор О.Билак

Заказ 10094/43 Тираж 583 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская.наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4