Многопрограммный регулятор температуры

Многопрограммный регулятор температуры

Иллюстрации

Показать все

Реферат

 

1 .МНОГОПРОГРАММНЫЙ РЕГУЛЯТОР ТЕМПЕРАТУРЫ, содержащий блок адресации , первый и второй блоки буферной памяти, запоминающее устройство, сумматор, коммутатор, блок программирования , селектор уровня, элемент сравнения, таймер, блок управления, обегаюищй блок, датчики температуры и исполнительные элементы, по одному на каждый канал регулирования, причем первьй и второй выходы блока адресации связаны между собой и подключены к третьим входам запоминающего устройства и второго блока буферной памяти, к вторым входам которых подключены соответственно третий и четвертый выходы блока адресации, выход запоминающего устройства соединен с вторым входом селектора уровня , третьим выходом блока управления , первым и вторым входами коммутатора , выход которого подключен к первому входу первого блока буферной памяти, второй вход которого связан с пятым выходом блока адресации и входом стробирования обегающего блока , а выход - с первым входом запоминаюо го устройства через сумматор, другой вход которого связан с первым выходом блока программирования, второй, третий и четвертый выходы которого соединены соответственно с первыми входами селектора уровня, блока управления и элемента сравнения , а вход - с. выходом второго блока буферной памяти, первый вход которого подключен к первому выходу элемента сравнения, вторые вход и выход которого связаны соответственно с вькодом таймера и вторым входом обегающего блока, третий, четвертый и пятый входы которого,соединены соответственно с первыми выходами бло«Л ка управления, адресации и выходами датчиков температуры, а выходы - с входами исполнительных элементов и третьим входом блока управления соответственно , второй выход которого соединен с третьим входом коммутатора ,отличающийся тем, :с э: что, с целью расширения функциональных возможностей путем увеличения . длительности циклов терморегулирования , в него введены третий блок о д буферной памяти и блок формирования, приращения, а таймер вьтолнен в виде перепрограммируемого запоминающего устройства, блок адресации снабжен шестым выходом, блок программирования - пусковым выходом, а обегаЮПЦ1Й блок - входом запуска, причем первый и второй входы третьего блока буферной соединены с выходом таймера и пусковым выходом блока адресации соответственно, а выход Через блок формирования прира-щения - с первым входом таймера.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (И) А

4(51) ь 05 Р 23/19

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHQMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3643798/24-24 (22) 16.09.83 (46) 23.01.85, Бюл. В 3 (72) Г.А.Губайдуллин, Г.Л.Алферов, А.Т.Дешков и Б,М.Самохвалов (71) Государственный проектный научно-исследовательский институт

"Челябинский Промстройниипроект" (53) 621.555,6(088.8) (56) i. Авторское свидетельство СССР

Ф 943667, кл. G 05 D 23/19, 1982.

2, Авторское свидетельство СССР по заявке 1(3544713/24(15093), кл. G 05 D 23/19, 21.01.83 (прототип). (54)(57) 1.МНОГОПРОГРАММНЦЙ РЕГУЛЯТОР

ТЕМПЕРАТУР11, содержащий блок адресации, первый и второй блоки буферной памяти, запоминающее устройство, сумматор, коммутатор, блок программирования, селектор уровня, элемент сравнения, таймер, блок управления, обегающий блок, датчики температуры и исполнительные элементы, по одному на каждый канал регулирования, причем первый и второй выходы блока адресации связаны между собой и подключены к третьим входам запоминающего устройства и второго блока буферной памяти, к вторым входам которых подключены соответственно третий и четвертый выходы блока адресации, выход запоминающего устройства соединен с вторым входом селектора уровня, третьим выходом блока управления, первым и вторым входами коммутатора, выход которого подключен к первому входу первого блока буферной памяти, второй вход которого связан с пятым выходом блока адресации и входом стробирования обегающего блока, а выход — с первым входом запоминающего устройства через сумматор, другой вход которого связан с первым выходом блока программирования, второй, третий и четвертый выходы которого соединены соответственно с первыми входами селектора уровня, блока управления и элемента сравнения, а вход — с выходом второго блока буферной памяти, первый вход ко-. торого подключен к первому выходу элемента сравнения, вторые вход и выход которого связаны соответственно с выходом таймера и вторым входом обегающего блока, третий, четвертый и пятый входы которого, соединены соответственно с первыми выходами блока управления, адресации и выходами датчиков температуры, а выходы — с входами исполнительных элементов и третьим входом блока управления со. ответственно, второй выход которого соединен с третьим входом коммутатора, отличающийся тем, что, с целью расширения функциональным возможностей путем увеличения длительности циклов терморегулирования, в него введены третий блок буферной памяти и блок формирования приращения, а таймер выполнен в виде перепрограммируемого запоминающего устройства, блок адресации снабжен шестым выходом, блок программирования — пусковым выходом, а обегающий блок — входом запуска, причем первый и второй входы третьего блока буферной памяти соединены с выходом таймера и пусковым вьмодом блока адресации соответственно, а выход через блок формирования приращения — с первым входом таймера, 1136123 второй и третий входы которого связа ны соответственно с первым и шестым выходами блока адресации, а четвертый вход — с пусковым выходом блока программирования и входом запуска обегающего блока.

2. Регулятор по п.1, о т л и ч а ю шийся тем, что блок адресации содержит последовательно соединенные генератор, первый и второй счетчики, триггер, третий счетчик, делитель частоты, первый выход которого подключен к одному из входов

Изобретение относится к автоматике и может быть использовано для программного регулирования процессов термообработки изделий в группе технологических установок.

Известно устройство для программного регулирования температуры, содержащее последовательно соединенный блок адресации, запоминающее устройство, селектор, блок управления, обегающий блок, выходы которого подключены к исполнительным органам и третьему входу блока управления, а выходы — к первому и пятому выходам блока адресации, связанных также с вторым входом блока буферной памяти, .

- к выходам термодатчиков и второму выходу блока сравнения, коммутатор, входами соединенный с двумя выходами блока управления и выходом запоминающего устройства, а выходом через последовательно соединенные блок буферной памяти и сумматор — с первым входом запоминающего устройства, блок программирования, связанный с . первыми входами сумматора, селектора, блока управления и блока сравнения и с вторым входом обегающего блока, подключенного к таймеру.

Блок адресации состоит из генератора, счетчика, элемента И. Блок программирования содержит блок переключателей и перепрограммируемое запоминающее устройство )1) .

Однако это устройство реализует программу, состоящую только из трех первого элемента И, второй выход — к одному из входов второго элемента

И, другие входы элементов И связаны между собой, с выходом триггера и через одновибратор и второй элемент. задержки — с четвертым и пятым выходами блока адресации соответственно, выходы элементов И соединены соответственно через первый и третий элементы задержки с третьим и шестым выходами блока адресации, первым и вторым выходами которого являются вторые выходы третьего и второго счетчиков соответственно. линейных участков, что ограничивает область его применения °

Известен также многоканальный регулятор температур, содержащий последовательно соединенные блок адресации, запоминающее устройство, селектор, блок управления, сбегающий блок, выходы которого подключены к исполнительным органам и третьему входу блока управления, а входы— к первому и пятому выходам блока адресации, связанных также с вторым входом блока буферной памяти, к выводам термодатчика и второму выходу элемента сравнения, коммутатор, входами соединенный с двумя выходами блока управления и выходом запоминающего устройства, а выходом — через последовательно соединенные блок буферной памяти и первый сумматор с. первым входом запоминающего устройства, блок программирования, связанный с первыми входами первого сумматора, селектора, блока управления, элемента сравнения, второй блок буферной памяти, выход которого соединен с входом блока программирования, первый вход связан с первым выходом элемента сравнения, второй вход — с четвертым выходом блока адресации, первый и второй выходы которого подключены к третьему входу второго блока буферной памяти. Блок адреса.ции содержит последовательно соединенные генератор, два счетчика, триггер, третич счетчик, делитель, 3 1136 элемент И, элемент задержки, а также одновибратор. Блок программирования содержит последовательно. соединенные первый блок переключателей, элемент совпадения и перепрограммируемое запоминающее устройство и второй блок переключателей, подключенный к информационному входу перепрограммируемого запоминающего устройства, адресный вход которого связан с вто- 10 рым входом схемы совпадения (2) .

Однако на практике требуется формирование сложных законов управления, обладающих длиннопериодическими цик .лами. 15

Кроме того, устройство имеет общий таймер, не позволяет реализовать программы длительностью более

24 ч, так как в этом случае возможно совпадение числовых значений задан- 20 ных временных интервалов, относящихся к разным суткам, что приводит к ложному отключению каналов регулятора или нарушению программы (ошибка в выборе участка программы), а 25 также усложняет .программирование временных координат, так как в начале каждого цикла работы для всех каналов приходится пересчитывать вг менные.координаты относительно начала времени запуска данного канала,. кроме того, приходится Задавать две временные координаты для каждого участка, что обусловлено сложностью реализации функции выбора участка программы (проверка нескольких логических условий).

Цель изобретения — расширение функциональных возможностей путем увеличения длительности циклов термо-„ регулирования.

Указанная цель достигается тем, что в многопрограммный регулятор температуры, содержащий блок адресации, первый и второй блоки буферной памяти, запоминающее устройство, сумматор, коммутатор, блок программирования, селектор уровня, элемент сравнения, таймер, блок управления, обегающий блок, датчики температуры и исполнительные элементы, о одному на каждый канал регулирования, причем первый и второй выходы блока адресации связаны между собой и под- ключены к третьим входам запоминаю51 щего устройства и второго блока буферной памяти, к вторым входам которых подключены соответственно тре123 4 тий и четвертый выходы блока адресации, выход запоминающего устройства соединен вторым входом селектора уровня, с третьим выходом блока управления, первым и вторым входами коммутатора, выход которого подключен к первому входу первого блока буферно,памяти, второй вход которого связай с пятым выходом блока адресации и входом стробирования обегающего блока, а выход — с первым входом запоминающего устройства через сумматор, другой вход которого связан с первым выходом блока программирования, второй, третий и четвертый выходы которого соединены соответственно с первыми входами селектора уровня, блока управления и элемента сравнения, а вход — с выходом второго блока буферной памяти, первый вход которого подключен к первому выходу элемента сравнения, вторые вход и выход которого связаны соответственно с выходом таймера и вторым входом обегающего блока, третий, четвертый и пятьн. входы которого соединены соответственно с первыми выходами блоков управления, адресации и выходами датчиков температуры, а выходы — c входами исполнительных элементов и третьим входом блока управления соответственно, второй выход которого соединен с третьим входом коммутатора, введены третий блок буферной памяти и блок формирования приращения, а таймер выполнен в виде перепрограммируемого запоминающего устройства; блок адресации снабжен шестым выходом, блок программированияпусковым выходом, а обегающий блок входом запуска, причем первый и второй входы третьего блока буферной памяти соедчнены с выходом таймера и пусковым выходом блока адресации соответственно, а выхсд через блок формирования приращения — с первым входом таймера, второй и.третий входы которого связаны соответственно с первым и шестым выходами блока адресации, а четвертый входс пусковым выходом блока программирования н входом запуска обегающего блока.

Кроме ".". о, блок адресации содержит последовательно соединенные генератор, первый и второй счетчики, триггер, третий счетчик, делитель

1136123 частоты, первый выход которого подключен к одному из входов первого элемента И, второй выход — к одному из входов второго элемента И, другие входы элементов И связаны между 5 собой, с выходом триггера и через одновибратор и второй элемент задержки - с четвертым и пятым выходами блока адресации соответственно, выходы элемента И соединены соответ- 10 ственно через первый и третий элементы задержки с третьим и шестым выходами блока адресации, первым и вторым выходами которого являются вторые выходы третьего и второго счетчиков соответственно.

На фиг.1-3 приведены структурные схемы соответственно многопрограммного регулятора температуры, блока адресации и блока программирования, на фиг.4 — временные диаграммы работы регулятора.

Регулятор содержит блок 1 адресации, второй блок 2 буферной памяти, запоминающее устройство (ЗУ) 3, сумматор 4, коммутатор 5, первый блок 6 буферной памяти, блок 7 программирования, селектор 8 уровня, элемент 9 сравнения, таймер 10, блок

11 управления, третий блок 12 буфер-, 30 ной памяти, блок t3 формирования приращения, обегающий блок 14, датчики 15 температуры, исполнительные элементы 16, генератор 17, первый 1.8 и второй 19 счетчики, триггер 20, одновибратор 21, третий счетчик 22, второй элемент 23 задержки, делитель

24 частоты, первый 25 и второй 26 элементы И„ первый элемент 27 задержки, третий элемент 28 задержки, 40 блоки 29 и 30 переключателей, схему

31 совпадения, перепрограммируемое запоминающее устройство 32.

Блоки и узлы регулятора выполняют следующие функции. 45

Блок адресации служит для формирования по временной диаграмме (фиг.4) сигналов на выходах 1-6, блок 2 буферной памяти предназначен для временного хранения и выдачи в gO блок 7 программирования адреса номера участка А2; ЗУ 3 — для формирования индивидуальных программ по каждому каналу, сумматор 4 — для модификации индивцдуальных программ в 55

ЗУ 3, коммутатор 5 управляет занесением в блок 6 буферной памяти либо сигнала задания, либо сигнала коррекции; блок 7 программирования задает индивидуальчые параметры программ по каждому каналу и каждому участку в

1 канале, селектор 8 уровня служит ограничителем максимального значения программ, элемент 9 сравнения выбирает номер участка, на котором находится данный канал, таймер 10, выполненный в виде перепрограммируемого запоминающего устройства, предназначен для запоминания индивидуальных времен работы каналов, блок 11 управляет работой коммутатора и обегающего блока 14; блок 12 буферной памяти и блок 13 формирования приращений предназначены для модификации индивидуальных времен в таймере 10, обегающий блок 14 коммутирует соответствующие данному каналу датчики 15 температуры и исполнительные элементы 16.

Блок 1 адресации (фиг.2) формирует по временной диаграмме (фиг.4) следующие сигналы на выходах 1-6: адресный сигнал А1 (выход 1), снимаемый с разрядных выходов счетчика 22, имеющего емкость Д, равную числу каналов регулирования (этот сигнал служит для управления ЗУ 3, обегающим блоком 14, блоком 7 программирования и программируемым ЗУ таймером

10; адресный сигнал А2 (выход 2), снимаемый со счетчика 19 с емкостью

К, равной максимальному числу участков программы термообработки каждого канала (этот сигнал служит для управления считыванием информации с блока 7}; сигнал разрешения записи ЗУ 3 информации, поступающей с сумматора 4 (снимается с выхода последовательной цепи, содержащей генератор 17, счетчики 18 и 19, триггер 20, счетчик 22, делитель 24, элемент И 25 и первый элемент 27 задержки, и формирует через каждый период Т= J. К.2 Й И, один цикл перезаписи по Й каналам, где g и М емкости счетчика 18 и делителя 24 по выходу 1); импульс на сброс памяти блока 2 в начальный момент опроса каждого. канала (выход 4), стробирующий импульс на выходе 5 для записи информации в блок 6 памяти и записи логического уровня управляющего сигнала от блока 11, поступающего через блок 14 в фиксаторы нулевого порядка исполнительных элементов 16, сигнал разрешения запи25 помех.

7 1136 си в перепрограммируемое ЗУ таймера

10 (снимается с выхода последовательной цепи, содержащей генератор

17, счетчики 18 и 19, триггер 20, счетчик 22, делитель 24, элемент И ,26 и третий элемент 28 задержки). Этот сигнал формирует один цикл перезаписи по N каналам модифицированных значений индивидуальных таймеров (длительность сигнала ь Т /М, 10 где Тд — период следования М2— емкость делителя по выходу 2).

Сигнал стабильной частоты генератора 17 через первый счетчик 18 поступает на второй счетчик 19, который фиксирует адресный сигнал А2.

Счетчик 19 соединен с триггером 20, который формирует паузу длительностью п . /2, необходимую для обеспечения считывания информации с блока 7 и

ЗУ 3 и ее переработки после выбора номера участка программы. Одновибратор 21 формирует в начале опроса каждого канала сигнал сброса буферной памяти 2, чем подготавливает ее к работе (реагирует на задний фронт выходного сигнала триггера 20), :элемент 23 задержки формирует по пе реднему фронту триггера 20 импульс .с задержкой, равной i, для занесе- ð

,ния информации в буфер 6 и обегающий блок 14. Задержка необходима для исключения влияния переходных процессов после выбора последнего участ-. ка. С помощью делителя 24 осуществляется вырезка из сигнала длитель ностью Т (период между модифика цией задания), импульсов î 1 =Т„/М для формирования сигнала разрешения записи, импульса С =Т /М для формирования сигнала разрешения записи в блок 12 ° Запоминающее устройство 3 работает вкруговую в режиме построчной выборки по адресному сигналу, выдавая канальную информацию на выход" ные шины об уровне сигнала задания, и вместе с коммутатором 5, блоком 6 памяти и сумматором 4 образует мно; гоканальный формирователь индивидуальных линейно изменяющихся во време- gp ни программ термообработки изделий, причем темп нагрева определяется значением приращения, подаваемого на первый вход сумматора 4, и периодом

1 следования импульсов разрешения за55 писи информации, поступающей с третьего входа блока 1 адресации. С приходом адресного сигнала на вход ЗУ

123 8

3 канальная информация считывается, через коммутатор 5 подается в блок

6 памяти и заносится в него по сигналу с пятого выхода блока 1 адресации, далее суммируется сумматором 4 с заданным значением приращения и, если присутствует сигнал разрешения записи на втором входе блока 3, заносится в него вместо прежней информации по всем опрашиваемым каналам один раэ в такт работы Т.

Информационный сигнал с выхода

ЗУ 3 подается на вход селектора 8, пропускающего на свой выход наименьший иэ входных сигналов, т.е. либо код сигнала от ЗУ 3, либо код уровня изотермы от блока 7. Обегающий блок !4 периодически последовательно по адресному сигналу, определяющему номер канала, подключает первый выход и третий вход блока 11 управления соответственно к первому входу исполнительного органа 16 и выходу датчика 15. В блоке 11 сигнал датчика 15 усиливается, преобразуется в код, сравнивается с сигналом задания, поступающим с селектора 8 уровня, определяется разность сигналов задания и обратной связи (сигнал ошибки), которая далее сравнивается с заданным блоком 7 (выход 3) значениями гистерезисов регулирования н коррекции. По результатам сравнения на выходе 1 формируется двухпозиционное регулирующее воздействие.

Если сигнал ошибки превышает гистере-. зис коррекции, появляется сигнал на втором выходе блока 1, который коммутатором 5 подключает к блоку 6 буферной памяти вместо сигнала от запоминающего устройства 3 сигнал обратной связи (сигнал датчика 15) от блока 11 (выход 3). При срабатывании корректирующего контура в ЗУ 3 наносится код сигнала датчика вместо сигнала задания ° Такая коррекция восстанавливает программу термообработки при сбоях, возникающих в результате действия производственных

Блок 7 программирования (фиг.3) выдает занесенную в него информацию, на первом выходе — о темпе нагрева или охлаждения, на втором выходе — o6 уровне ограничения температуры . н, на третьем выходео значен. ях гистерезисов регулирования 1 9Р и коррекции а 0< и на чет1 1 36123

10 вертом выходе — о временной координа те -го участка программы. На пусковом пятом выходе выдается сигнал, обнуляющий в таймере 10 индивидуальный таймер данного канала и снимающий в блоке 14 блокировку исполнительных элементов. Блок 7 состоит из декадного переключающего элемента 29 для установки номера программируемого канала и номера участ- 10 ка канальной программы; декадного переключающего элемента 30 для задания значений записываемых параметров (темпа нагрева, уровня ограничения температуры, гистерезисов регулирования H коррекции, временной координаты ь, конца 1 -го участка", схемы совпадения и перепрограммируемого ЗУ 32, в качестве которого целесообразно использовать интеграль- 20 ные постоянные энергонезависимые ЗУ с электрическим перепрограммированием, например К558РР1 и т.п.

Запись информации осуществляется следующим образом, Переключающим элементом 29 устанавливается номер программируемого канала, затем номер участка (начиная с первого), переключающим элементом 30 устанавливаются значения режимных параметров, и вручную кратковременно нажимается кнопка подачи сигнала разрешения записи на схему 31 совпадения, Заданная переключающим элементом 30 информация в момент совпадения кода адресов переключающего элемента 29 и кода адресных сигналов А1 и А2 записывается в соответствующую ячейку ЗУ 32. При отсутствии сигнала разрешения записи ЗУ 32, управляясь адресными сигналами, выдает по каждому из адресов А1 ° А2 полную информацию о параметрах участка программы без записи новой информации.

Количество участков канальных программ ограничено емкостью памяти ЗУ .по адресу А2 и может легко наращиваться от 2-х до 64-х и более до значения 2к. В качестве переключающих элементов 29 и 30 удобно использовать комплекты декадных (десятичных) переключателей с шифратором.

При использовании однокоординатных

ЗУ 32 адресные шины разделяются по усмотр .нию разработки на две

55 группы адресов А1 и А2 в соответствии с требуемым числом каналов и участков.

На второй вход схемы 31 совпадения поступает сигнал от кнопки "Включение канала" и при совпадении кода, выставленного на элементе 29 с адресным сигналом, на пусковом выходе

5 блока,,программирования появляется сигнал, обнуляющий в таймере 10 индивидуальный таймер данного канала. Он также поступает на вход запуска обегающего блока 14 и снимает блокировку включения исполнительных элементов 16. На вход таймера 10 поступает адрес номера канала А1, информация считывается и поступает в элемент 9 сравнения, на первый вход которого поступает сигнал с выхода 4 блока 7, представляющий собой значение границы участка с адресом А2. Если это значение больше текущего значения времени данного канала, считанного с таймера 10, то сигнал на первом выходе элемента

9 сравнения не появляется и в блоке буферной памяти 2 происходит модификация адреса А2, считывается новое значение, и опять сравнивается с прежним значением текущего времени, как только оно превысит л, значение 1, то на первом выходе элемента 9 сравнения появляется сигнал, который блокирует дальнейшую модификацию А2 в блоке 2. Так выбирается нужный участок, и его параметры считываются из блока 7. Модификация индивидуального таймера канала производится по цепочке из блоков

10, 12 и 13, Считанная информация по сигналу с пускового выхода блока

1 адресации поступает в буферную память 12, а оттуда — в блок 13 формирования приращений, где суммируется с за данным приращением, и по сигналу разрешения записи с шестого выхода блока 1 адресации новое значение записывается вместо прежнего. Таким образом в таймере 10 происходит независимый отсчет времени для каждого канала с момента его включения, что делает его временные функции независимыми от других каналов. Кроме того, в блоке 7 исключается (по сравнению с известным устройством вторая задаваемая координата 1,„,, так как теперь время монотонно возрастает и достаточно проверять только одну границу. Конец цикла определяется по совпадению кода конца цикла, записанного в блоке 7, с кодом в тай1136123 мере 10, На втором выходе элемента 9 сравнения появляется сигнал, который поступает в обегающий блок 14 и блокирует исполнительные элементы 16.

Регулятор работает следующим образом.

Перед пуском любого из объектов или группы объектов регулирования в работу в блок 7 программирования заносится график изменения регулируемого па- iO раметра, аппроксимированный линией из числа участков .от 0 до к, при этом и; на каждом участке задаются,, темп изменения параметра (Ц вЂ, производная по температуре изделия), а также уровень ограничения параметра 9, на (-м участке и гистереэисы регулирования и коррекции (при двухпозиционном управлении) .

Затем подается разрешающий сигнал Zg (вручную) на соответствующий исполнительный элемент 16 включением реле типа РПС. С этого момента по адресу

А1 данного канала в ЗУ 3 автоматически заносится значение начальной тем- 25 пературы объекта, и начинается формирование программы в соответствии с занесенной в блок 7 информацией.

При этом идет обычный процесс двухпозиционного регулирования температуры. При достижении параметром уров;ней ограничения селектор 8 уровня и, контур коррекции программы ограничи, .вают сигнал задания на требуемом .уровне. Окончание программы фикси-! руется элементом 9 сравнения.

Если в процессе регулирования под действием помех происходит сбой программы, в работу вступает корректиРующий контур, восстанавливающий в

ЗУ к программное значение сигнала задания по сигналу обратной связи, переключением коммутатором 5 на информационный вход ЗУ 3 информации о температуре объекта.

Перепрограммируемое ЗУ таймера

10 содержит индивидуальные таймеры каждого канала. При включении канала в работу соответствующая ему ячейка обнуляется по сигналу от блока

7 программирования. При подаче на второй вход таймера 10 адреса номера канала Af из соответствующей ячейки считывается значение индивидуального таймера и заносится в буфер. Также его значение поступает на элемент 9 сравнения, куда поступаи, п. ет из блока 7 значение о; . Если „ меньше текущего значения, то происходит модификация А2 и считывается и следующее значение о; до тех пор, пока оно не превысит текущее время, в этом случае блокируется модификация А2 и из блока 7 считываются значения параметров. Из буфера 12 значение индивидуального таймера поступает в блок 13, где происходит

его модификация и новое значение записывается по адресу А1 в перепрограммируемое ЗУ таймера 10.

Таким образом, изобретение представляет собой цифровой многоканальный, многопрограммный регулятор температуры, который в отличии от известного устройства позволяет формировать в каналах индивидуальные программы, состоящие из значительно большего (без ограничения длительностей циклов 24 ч) количества линейных участков, существенно расширить его функциональные возможности путем обеспечения формирования практически любых законов изменения программы термообработки изделий во времени и упростить процесс программирования.

I зь|гз

1136123

Составитегь Г.Крейман

Редактор С.Саенко Техред,З.Палий

Корректор Е. Сцрохман

Подписное

Филиал ППП "Патент", г. Узгород, ул. Проектная, 4

Заказ 10609 Тиран 863

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5